专题一：数字钟和校园打铃系统设计.ppt

专题二：数字钟及校园打铃系统设计 一、教学内容：数字钟设计 二、教学目的及要求： 1、掌握VHDL语言的基本结构及编程思想。 2、掌握VHDL语言的软件仿真方法。 3、掌握VHDL语言的下载及硬件仿真方法。 4、提高综合应用能力。 三、授课课时：6课时 四、教学重点、难点：数字钟VHDL语言设计 数字钟及校园打铃系统设计 设计目标： 1、基本的数字钟计时功能、校时功能； 2、定时闹钟功能； 可以任意设定闹钟时间，闹铃时间为1分钟。 3、校园打铃功能； （1）正常教学打铃：分夏季作息时间和春季作息时间打铃，响铃时间20秒。两季作息时间通过开关切换。 （2）考试时间打铃，响铃时间20秒。 （3）正常教学打铃和考试打铃通过开关切换。 原理图设计方法 状态机程序 二、定时闹钟功能电路设计 定时器控制电路及定时时间存储电路设计 三、校园打铃系统功能电路设计 正常计时时间和闹铃时间比较器电路 BIJIAOQI.VHD 与门 电路 两时间相等，输出高电平 512Hz周期信号 正常计时时间和闹铃时间比较器电路设计 clk0 speak QH_A QH_B QM_A QM_B HARM_A HARM_B MARM_A MARM_B Y 正常计时时间和闹铃时间比较器电路VHDL程序 LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY BIJIAOQI IS PORT( CLk0: IN STD_LOGIC; QH_A,QM_A: IN INTEGER RANGE 0 TO 9; QH_B: IN INTEGER RANGE 0 TO 2; QM_B: IN INTEGER RANGE 0 TO 5; HARM_A,MARM_A: IN INTEGER RANGE 0 TO 9; HARM_B: IN INTEGER RANGE 0 TO 2; MARM_B: IN INTEGER RANGE 0 TO 5; SPEAK: OUT STD_LOGIC); END BIJIAOQI; ARCHITECTURE a OF BIJIAOQI IS SIGNAL Y: STD_LOGIC; BEGIN SPEAK<=CLK0 AND Y; Y<='1' WHEN (QH_A=HARM_A) AND (QM_A=MARM_A) AND (QH_B=HARM_B) AND (QM_B=MARM_B) ELSE '0'; END a; 仿真波形 总电路图 方案二：地址发生器及外置存储器方式 方案一：直接数据比较方法 方案一：直接数据比较方法 下午第二节下课 16:10 　 下午第二节下课 15:50 下午第二节上课 15:25 　 下午第二节上课 15:05 下午第一节下课 15:15 　 下午第一节下课 14:55 下午第一节上课 14:30 　 下午第一节上课 14:10 预备 14:20 　 预备 14:00 　 　 　 　 　 第四节下课 11:20 　 第四节下课 11:30 第四节上课 10:35 　 第四节上课 10:45 第三节下课 10:25 　 第三节下课 10:35 第三节上课 9:40 　 第三节上课 9:50 第二节下课 9:20 　 第二节下课 9:30 第二节上课 8:35 　 第二节上课 8:45 第一节下课 8:25 　 第一节下课 8:35 第一节上课 7:40 　 第一节上课 7:50 预备 7:30 　 预备 7:40 起床 6:40 　 起床 6:50 夏季作息时间 　 春季作息时间 晚上第二节下课 21:00 　 晚上第二节下课 20:40 晚上第二节上课 20:05 　 晚上第二节上课 19:55 晚上第一节下课 19:55 　 晚上第一节下课 19:45 晚上第一节上课 19:10 　 晚上第一节上课 19:00 　 　 　 　 　 下午第四节下课 18:00 　 下午第四节下课 17:40 下午第四节上课 17:15 　 下午第四节上课 16:55 下午第三节下课 17:05 　 下午第三节下课 16:45 下午第三节上课 16:20 　 下午第三节上课 16:00 将“时分”并置