集成电路设计基础期考试复习题.docVIP

全部复习题均可在教材上找到参考答案！！！ 摩尔定律的内容：单位面积芯片上所能容纳的器件数量，每12-18个月翻一番。 摩尔定律得以保持的途径：特征尺寸不断缩小、增大芯片面积及单元结构的改进。 图形的加工是通过光刻和刻蚀工艺完成的。 在场区中，防止出现寄生沟道的措施：足够厚的场氧化层、场区注硼、合理的版图。 形成SOI材料的三种主要技术：注氧隔离技术、键合减薄技术、智能剥离技术。 实际的多路器和逆多路器中输入和输出一般是多位信息，如果对m个n位数据进行选择，则需要n位m选一多路器。 在氧化层上形成所需要的图形的步骤：甩胶、曝光、显影、刻蚀、去胶。 版图设计规则可以用两种形式给出：微米规则和λ规则。 常规CMOS结构的闩锁效应严重地影响电路的可靠性，解决闩锁效应最有效的办法是开发多晶硅技术。 要实现四选一多路器，应该用位二进制变量组成4个控制信号，控制4个数据的选择。如果构成CMOS反相器的NMOS和PMOS管参数不对称，则反相器的直流电压传输特性曲线将发生变化。在VTN=-VTP的情况下，如果Kr=1，则Vit=0.5VDD；如果Kr＞1，则。在驱动很大的负载电容时，需要设计合理的输出缓冲器，需满足：提供所驱动负载需要的电流、使缓冲器的最小。为了保证电路能正常工作，一般对电路的输入逻辑电平有一个允许的变化范围，在这个输入电平的变化范围内，可以保证输出逻辑电平正确。允许的输入电平变化范围就是电路的。 影响MOS晶体管阈值电压的因素有哪些? MOS管在不同工作状态下本征电容值。 MOS晶体管的本征电容通常是指哪几部分电容？MOS晶体管的寄生电容通常是指哪几部分电容？ 答：MOSFET本征电容包括：栅-衬电容CGB；栅-源电容CGS；栅-漏电容CGDMOSFET寄生电容包括：栅-源、栅-漏覆盖电容；栅-衬底覆盖电容；源、漏区pn结势垒电容。 连线寄生效应对集成电路性能的影响。 答：连线寄生效应的影响：连线存在着寄生电阻、电容; 由于金属的电阻率是基本不变的，这将导致按比例缩小后电路内连线的电阻增大; 芯片面积增大使连线长度增加，连线RC延迟影响加大; 连线寄生效应对电路可靠性和速度带来影响。 小尺寸MOS器件中的二级效应包括哪些？ 答：小尺寸MOS器件中的二级效应包括：短沟道效应；窄沟道效应；饱和区沟道长度调制效应；迁移率退化和速度饱和；热电子效应。 对长沟道MOS器件一般都采用简单的一维模型计算MOS晶体管的电流，试推导出线性区和饱和区的简单电流方程（采用以下近似：缓变沟道近似；强反型近似；只考虑多子的漂移运动，忽略少子扩散电流；近似认为反型载流子的迁移率是常数；薄层电荷近似） 在MOS晶体管中，栅和源、漏区之间存在哪两种边缘效应？ 以富NMOS电路为例说明电荷分享问题对电路的影响。 答： 晶体管采用共基极接法时，输出特性曲线表现为：当VCB＞0时，IC基本不随VCB变化，VCB＜0时，IC随VCB的减小剧烈变小到0，用EM模型分析上述现象。 答：IE不变反映VBE基本不变，由 当VCB0时，，则： 上式反映在VCB0的条件下集电极电流IC与VCB无关。而当VCB0时，即集电结正偏，不可忽略，得：，由此可见，VCB0条件下，随VCB的减小IC减小，最后IC可以等于0. SPICE中的MOS晶体管模型有哪些？ 集成电路中的电阻可以用哪些方法形成？与MOS工艺兼容的电阻包括哪些？ 依据MOS晶体管电容的简化模型，作为简单分析，输入、输出电容可以近似取为什么？ 分区推导CMOS反相器的直流电压传输特性。并画出CMOS反相器的直流电压传输特性曲线。 答：（书上有详细解） 根据一个四位二选一多路器真值表，写出该逻辑表达式，并画出该多路器的逻辑图和电路图。 控制信号 输出 Y3~Y0 S 1 1 0 1 0 0 0 1 B3~B0 0 0 A3~A0 答：一个实际的四位CMOS二选一多路器 画出实现逻辑功能的逻辑图和电路图，如果根据对电路性能的要求确定了Kpeff和KNeff，设计电路中每个管子的导电因子。 答：逻辑图 对于给定功能，先画出NMOS电路，PMOS与NMOS是对偶关系 电路图 如图为集成电路光刻工艺中的几个阶段， （1）请将其按工艺流程重新排序并说明各步骤中的工艺名称。（2）掩模中的T型区域是曝光区域还是掩蔽区域？为什么？（3）简要说明刻蚀（或腐蚀）的含义。逻辑功能的CMOS电路图，如果根据对电路性能的要求确定了Kpeff和KNeff，设计电路中每个管子的导电因子。 具体分析过程略，书上有详细解，对于给定电路,根据NMOS逻辑块确定电路功能。仍然用等效反相器分析电路性能。对直流特性分析要考虑不同输入状态；对瞬态特性分析要考虑最坏情况。 给出实现逻辑功能的两种不同方案