- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
外文的资料翻译DS1302涓流充电计时芯片
毕业设计(论文)外文资料翻译
系: 电光系
专 业: 电子科学与技术
姓 名:
学 号:
外文出处:
附 件: 1.外文资料翻译译文;2.外文原文。
指导教师评语:
成 绩 签 名 年 月 日 注:请将该封面与附件装订成册。
附件1:外文资料翻译译文
DS1302涓流充电计时芯片
特性
实时计算年、月、日、时、分、秒、星期,直到2100年,并有闰年调节功能。
31x8位通用暂存RAM。
串行输入输出使管脚数最少。
2.0V至5.5V宽电压范围操作。
在2.0V时工作电流小于300nA。
读写时钟或RAM数据时有单字节或多字节(脉冲串模式)数据传送方式。
8管脚DIP封装或可选的8管脚
表面安装SO封装。
简单的3线接口。
与TTL兼容(VCC=5V)。
可选的工业温度范围:-40°Cto+85°C。
与DS1202兼容。
美国保险商试验室(UL?)认证。
表1型号温度范围管脚封装顶端标志
详细描述
DS1302涓流充电计时芯片包含一个实时时钟/日历和31字节的静态RAM。通过简单的串行接口与微处理器通讯。这个实时时钟/日历提供年、月、日、时、分、秒信息。对于少于31天的月份月末会自动调整,还有闰年校正。由于有一个AM/PM指示器,时钟可以工作在12小时制或者24小时制。使用同步串行通讯简化了DS1302与微处理器的接口。与时钟/RAM通讯只需要线:RST,I/O(数据线),和SCLK(串行时钟)。DS1302被设计工作在非常低的电能下,在低于1W时还能保持数据和时钟信息。DS1302是DS1202的后继者。除了DS1202的基本计时功能以外,DS1302有额外特点比如,双管脚主电源和备用电源,可编程涓流充电器VCC1,还附加7字节的暂存器。
操作
图1显示了串行计时器的主要元素:移位寄存器,控制逻辑,振荡器,实时时钟,还有RAM。
图1
图2典型工作电路图
管脚描述
VCC2:双供电配置中的主电源供应管脚,VCC1连接到备用电源,在主电源失效时保持时间和日期数据。DS1302工作电源来自于VCC1和VCC2中较大者。当VCC2比VCC1高0.2V时,VCC2给DS1302供电。当VCC1比VCC2高 时,VCC1给DS1302供电。
SCLK输入:SCLK用来同步串行接口上的数据动作。此管脚内部有一个40kΩ(典型值)的下拉电阻连接到地。
I/O输入/输出:I/O管脚是三线接口的双向数据管脚。此管脚内部有一个40kΩ(典型值)的下拉电阻连接到地。
X1,X2:与标准的32.768kHz石英晶体相连。内部振荡器被设计与指定的6pF装载电容的晶体一起工作。更多关于晶体选择和布局注意事项的信息请参考应用笔记58页的Dallas实时时钟晶振注意事项。DS1302也可以被外部的32.768kHz振荡器驱动。这种配置下,X1与外部震荡信号连接,X2悬浮。
图3典型晶振印刷电路板布局
时钟精确度
时钟的精确度取决于晶振的精确度,以及振荡电路容性负载与晶振校正的容性负载之间匹配的精确度。另外温度改变引起的晶振频率漂移会使误差增加。外围电路噪音与震荡电路耦合可能导致时钟运行加快。图2显示了一个典型的隔离晶体与振荡器噪音的印刷电路板布局详细信息请参考应用笔记58页:Dallas实时时钟的晶振注意事项。
命令字
图4显示的是命令字。命令字启动每一次数据传输。MSB(位7)必须是逻辑1。如果是0,则禁止对DS1302写入。位6在逻辑0时规定为时钟/日历数据,逻辑1时为RAM数据。位1至位5表示了输入输出的指定寄存器。LSB(位0)在逻辑0时为写操作(输出),逻辑1时为读操作(输入)。命令字以LSB(位0)开始总是输入。
图4地址/命令字
RESET与时钟控制
所有数据传输开始于RST驱动以实现两个功能。第一,RST开启允许对地址/命令序列的移位寄存器进行读写的控制逻辑。第二,RST信号为单字节和多字节RST数据传输提供了终止的方法。
一个时钟周期是一系列的上升沿伴随下降沿.要输入数据在时钟的上升沿数据必须有效,而且在下降沿要输出数据位。如果RST输入为低电平,则所有数据传输终止,并且I/O口成高阻抗状态.图4显示了数据传输。在上电时,RST必须为逻辑0直到VCC大于2.0V。同样,SCLK必须为
您可能关注的文档
最近下载
- 红色革命文化-2025年高考语文作文复习之主题素材积累与运用.pdf VIP
- 中国传媒大学《微视频创意与制作》课件-微视频创意与制作-PPT-微视频创意与制作(第一章).pptx VIP
- 事故救援应急响应专项预案事故救援应急响应专项预案.doc VIP
- 人教版二年级上册数学全册教学设计(配2025年秋新版教材).docx
- 千级无尘室工程施工方案(3篇).docx VIP
- 深度解析《GBT 44037-2024焦炭溶损率及溶损后强度试验方法》.pptx
- 2025 中级注册安全工程师《金属非金属矿山安全》速记口诀.pdf
- 2025年中国吸顶式车载显示器数据监测研究报告.docx
- 九年级化学酸、碱、盐、氧化物知识小结 “三表一图”(二)天津版.doc VIP
- 部编版六年级上册语文第一周(草原-丁香结)达标测评卷 含答案.docx VIP
文档评论(0)