EDA课程设之手表闹钟设计.docVIP

《电子设计自动化》 课程设计 题目： 带闹钟功能的数字石英时钟电路 院（系） 信息科学与工程学院 专 业 通信工程 届 别 2011级 班 级 学 号 1115105048 姓 名 任课老师  摘要: 本课程设计旨在设计一个可用EP2C5T144C8芯片实现的简易手表电路，带有24小时循环功能、时间设定功能、闹钟功能以及星期显示功能。通过EDA课程的深入学习，电子设计自动化技术，先用文字描述出电路功能，通过自顶向下思想，构思出所需小单元模块，再分别写出组成电路所需要的模块的程序，并用QUARTERS软件生成各个模块的系统框图， 新建block diagram文件，添加各个模块，然后用线路连接好。调试成功后进行波形仿真，检验电路的正确性，并加以修改与改进。其次，将程序下载到芯片里，进行硬件测试。 结果硬件功能与设想一致，结论：手表仪器可用EDA实现其软件功能，用EP2C5T144C8芯片及各种简单电子器件实现其硬件功能。 目录 1正文·························································2 1.1系统设计·················································2 1.2单元电路设计·············································2 1.3系统设计·················································7 1.4结论·····················································7 2参考文献·····················································7 正文 系统设计 设计要求：带闹钟功能的数字石英时钟电路（难度系数1.1） 要求：LED数码管显示小时、分钟及秒；时间可任意设置；外部时钟信号采用石英晶振频率（32768HZ）；可设定闹钟时间，闹钟时间到发出警告信号。 系统设计方案： 设计方案1，在block program文件里直接列出所有需要的小模块，各个小模块为最基础的模块，不可再划分，然后进行连接，实现功能; 设计方案2，将系统划分为定时、计数、闹钟三大块，每块分别独立设计，生成block文件，最后将三大块组合起来。 方案1的方法直接简单，但是线路会比较复杂，排查问题也比较困难；方案2分层设计，框图会简洁明了，但是设计步骤比方案1多了一步把小模块整合。2个方案都可行，笔者选择第一种方案。 单元电路设计 该设计电路分为四大块：时钟电路部分、定时部分、闹钟部分、数码管输出选择部分 。接下去一一介绍它们的组成，程序，及系统框图。 1.时钟电路部分由2个10进制计数器，2个6进制计数器，1个24进制计数器组成，起始输入脉冲频率为32768HZ，经过一个32768计数器。 10进制程序 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY COUNT_10 IS PORT ( CLK,RST,EN :IN STD_LOGIC ; Q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT : OUT STD_LOGIC ); END COUNT_10 ; ARCHITECTURE bhv OF COUNT_10 IS SIGNAL Q1 : STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL Q2: STD_LOGIC ; BEGIN PROCESS (CLK, RST, EN ) BEGIN IF RST =1 THEN Q1 = (OTHE