数子时课程设计.docVIP

文理学院 综合课程设计 （一） Integrated Curriculum Design（2） 所在院系 信息工程系 专业名称 电子信息工程 班级 题目 数字时钟 指导教师 成员 完成时间 一、设计任务及要求： 设计任务： 数字钟的设计与制作 要 求： 时间以 24 小时为一个周期；显示时、分、秒； 有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号 数字时钟的设计 1 设计目的 （1）熟悉集成电路的引脚安排掌握各芯片的逻辑功能了解数字钟的组成及工作原理了解面包板结构及其接线方法此时由10HZ信号直接对分计时电路、时计时电路驱动。报时电路是在分计数达到59 秒计数达到55时通过逻辑电路在此状态产生低电平信号，输入报时电路驱动蜂鸣器。 具体框图如下： 3.2电路设计 一 、秒脉冲的产生 秒发生电路---振荡器是计时器的核心，振荡器的稳定度和频率的精确度决定了计时器的准确度。一般来说，振荡器的频率越高，计时精度就越高，但耗电量将越大。所以，在设计电路时要根据需要而设计出最佳电路。 在本设计中，采用的是精度不高的，由集成电路555与RC组成的多谐振荡器。其具体电路如下； 根据原理 0.7（2R2+R1）·C=t f=1/t=10Hz，取得电容电阻合适值使如上图。 二 、分频得到1HZ信号用于基准信号 如电路，是一个用十进制计数器74LS90组成的分频器，分频原理是在74LS90的输出端子中，从低位输入10个脉冲才从高位输出1个脉冲，这样一片74LS90就可以起10分频作用输出的便是1Hz的信号，从而可以实现秒脉冲的产生 三、秒和分60进制计时电路； 秒信号经秒计数器，芯片74LS192是十进制，逢10 自动清零符合低位计数要求，在秒高位向分进位时是逢6进位而不是10进位，在此当秒高位达到6时，通过一个与非门产生一个低电平来使秒高位清零，此信号同时作为分的驱动信号..；分计时和秒电路相同这里不在累述。 电路如下: 四、时计时24进制。 当时低位达到4，时高位达到2时此时要将其清零，4二进制表示为(0100),2用二进制表示为（0010），两个1作为输入信号经过一个与非门，输出信号接到74LS192 PL清零端。实现24进制。 电路图如下： 五、校对电路。 本次电路分别设有快速校时和慢速校时，快速校时是通过开关W和Q控制1000Hz的信号直接输入时和分计时器的CP端，达到自动快速校准时间的目的。 手动校分电路 通过开关B接到高电平，此时三态门U8-B关闭，正常秒进位信号被屏蔽掉，B接到高电平时U9-A三态门打开，然后按下button建（上图对应的）松开后产生一个进位信号，达到手动调时的目的。 手动时调节 此电路图和上面原理一样，电路图如下 六、报时电路 本设计在整点前5秒报时，在59分55秒时，驱动蜂鸣器响。5二进制表示为（0101），9二进制表示为1001，这里我们可以用一个八输入与非门（4048芯片），把在59分55秒状态下八个一作为输入端输出端接入蜂鸣器驱动端。但是仿真后，发现在在59分57秒时蜂鸣器也会响，秒低位是7二进制表示为（0111）第零位和第三位也为1，此时我们把第二位1取反与第零位和第三位作为输入信号，结入一个与门，这样保证了秒低位经只有在5时才能产生一个1（高电平），八输入与非门的输出端连接在PNP型三极管的基极，当基极为低电平时三极管导通，蜂鸣器工作。在其他时刻三极管处于截止状态，蜂鸣器不工作。，。 电路图如下 七、译码电路 因为我们用的数码管7SEG-BCD，自带译码，这里只是将秒信号，分信号，时信号结入数码管即可。 4.1电路仿真 整体电路图如下： 5设计体会 通过本次实验对输电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基础的意义，也达到了其培养的目的。 我们学习了数字电子电路和模拟电子电路，对电子技术有了一些初步了解，但那都是一些理论的东西。通过这次数字电子钟的课程设计，我们才把学到的知识与实践相结合。从而对我们学的知识有了更进一步的理解，使我们进一步加深了对所学知识的记忆。 在此次的数字钟设计过程中，我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题，同时我们也掌握了做设计的基本流程，为我们以后进行更复杂的设计奠定了坚实的基础。设计本身并不是有很重要的意义，而是同学们对待问题时的态度和处理事情的能力。至于