- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数电课程计报告
数电课程设计报告
姓 名:
专 业:
班 级:
学 号:
指导老师:
年 月 日
摘 要
触发器是一种具有记忆功能,可以储存二进制信息的双稳态电路,他是组成时序逻辑电路的基本单元,也是最基本的时序电路。触发器的输出不但取决于它的输入,而且还与它原来的状态有关。触发器接收信号之前的状态叫初态,用表示;触发器接收信号之后的状态叫次态,表示。实现用JK触发器设计余三码计数器。边沿JK 触发器具有置位、复位、保持(记忆)和计数功能。边沿JK 触发器属于脉冲触发方式,触发翻转只在时钟脉冲的负跳变沿发生。由于接收输入信号的工作在CP下降沿前完成,在下降沿触发翻转,在下降沿后触发器被封锁,所以不存在一次变化的现象,抗干扰性能好,工作速度快。
关键词: JK触发器,控制模块,译码显示,余3码
目 录
绪论 ..........................................................................................
电路仿真 ...................................................................................
.
分析设计小结..................................................................................
参考文献............................................................................................
1.绪论
1.1 Multisim软件的了解
Multisim用软件的方法虚拟电子与电工元器件,虚拟电子与电工仪器和仪表,实现了“软件即元器件”、“软件即仪器”。 Multisim是一个原理电路设计、电路功能测试的虚拟仿真软件。Multisim的元器件库提供数千种电路元器件供实验选用,同时也可以新建或扩充已有的元器件库,而且建库所需的元器件参数可以从生产厂商的产品使用手册中查到,因此也很方便的在工程设计中使用。
Multisim可以设计、测试和演示各种电子电路,包括电工学、模拟电路、数字、电路、射频电路及微控制器和接口电路等。可以对被仿真的电路中的元器件设置各种故障,如开路、短路和不同程度的漏电等,从而观察不同故障情况下的电路工作状况。在进行仿真的同时,软件还可以存储测试点的所有数据,列出被仿真电路的所有元器件清单,以及存储测试仪器的工作状态、显示波形和具体数据。
本次课设就是基于multisim的利用JK触发器设计的余三码计数器。
1.2 触发器的简单原理
触发器具有记忆功能,它是数字电路中用来存贮二进制数字信号的单元电路。触发器的输出不但取决于它的输入,而且还与它原来的状态有关。触发器接收信号之前的状态叫初态,用表示;触发器接收信号之后的状态叫次态,用表示。
为了从根本上解决电平直接控制问题,人们在同步触发器的基础上设计了主从RS触发器。时钟脉冲先让主触发器防止翻转而后让从触发器翻转,这就是“主从型触发器”的由来,但主从触发器中、之间仍存在约束的缺点,为了克服它人们又设计出主从触发器,图(1)为主从触发器74LS76的内部电路图。
图(1)主从触发器
主从型JK触发器的逻辑状态表如下表所示:
J K 功能 0 0 0 0 保持 1 1 0 1 0 0 置0 1 0 1 0 0 1 置1 1 1 1 1 0 1 计数 1 0 表(一)主从JK触发器逻辑状态表
在数字电路中所使用的触发器,往往是用一种脉冲来控制处电器的翻转时刻这种正脉冲常常被称为时钟脉冲,它是一种控制命令。
2电路设计
2.1题目分析:
这次的题目为“利用JK触发器设计余三码计数器”,对于计数器这样一种时序逻辑电路来说,触发器是最基本的组成单元,余三码即利用四位二进制码
文档评论(0)