第五篇数字集成电路(组合逻辑).ppt

第五章 数字集成电路(组合逻辑电路） 上海大学自动化系 林小玲 §5.3.2 组合逻辑电路设计 例2：某水塔使用两台水泵P、Q供水，水泵工作时用1表示，否则为0。水塔内有三个水位探测器A、B和C，当水位超过某一探测器时，该探测器输出为1，否则为0。 控制原理： 当水位超过A时，P、Q均不工作； 当水位超过B、C，而低于A时，只有P工作； 当水位超过C，而低于A 、B时，只有Q工作； 当水位低于C时，P、Q均工作。 设计P、Q的控制电路。 (1) 半加器 (2) 全加器 g f e d c b a a. 半导体数码管 由七段发光二极管构成 例： 共阴极接法 a b c d e f g 0 1 1 0 0 0 0 1 1 0 1 1 0 1 低电平时发光 高电平时发光 共阳极接法 a b c g d e f + d g f e c b a g f e d c b a 共阴极接法 a b c d e f g b. 七段译码显示器 Q3 Q2 Q1 Q0 a g f e d c b 译码器 二 十进制代码 (共阴极) 1 0 0 1 0 1 1 1 1 1 1 7个 4位 七段显示译码器状态表 g f e d c b a Q3 Q2 Q1 Q0 a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 0 1 1 0 0 0 0 1 0 0 1 0 1 1 0 1 1 0 1 2 0 0 1 1 1 1 1 1 0 0 1 3 0 1 0 0 0 1 1 0 0 1 1 4 0 1 0 1 1 0 1 1 0 1 1 5 0 1 1 0 1 0 1 1 1 1 1 6 0 1 1 1 1 1 1 0 0 0 0 7 1 0 0 0 1 1 1 1 1 1 1 8 1 0 0 1 1 1 1 1 0 1 1 9 输 入 输 出 显示数码 BS204 A0 A1 A2 A3 CT74LS247 +5V 来 自 计 数 器 七段译码器和数码管的连接图 510Ω×7 a b c d e f g RBI BI LT A1 1 A2 2 LT 3 BI 4 RBI 5 A3 6 A0 7 GND 8 9 11 10 12 13 14 15 16 +UCC CT 74LS247 CT74LS247型译码 器的外引线排列图 a b c d e f g 74HC4511显示译码器驱动液晶数码管的一个例子 3. 加法器 加法器: 实现二进制加法运算的电路 进位 如： 0 0 0 0 1 1 + 1 0 1 0 1 0 1 0 不考虑低位 来的进位 半加器实现 要考虑低位 来的进位 全加器实现 半加：实现两个一位二进制数相加，不考虑来自低位的进位。 A B 两个输入 表示两个同位相加的数 两个输出 S C 表示半加和 表示向高位的进位 逻辑符号： 半加器： CO A B S C ? 半加器逻辑状态表 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 逻辑表达式 逻辑图 =1 . . A B S C 输入 Ai 表示两个同位相加的数 Bi Ci-1 表示低位来的进位 输出 表示本位和 表示向高位的进位 Ci Si 全加：实现两个一位二进制数相加，且考虑来自低位的进位。 逻辑符号： 全加器： Ai Bi Ci-1 Si Ci CO ? CI (5) 画出逻辑图 A B C A B C G1 G2 5.3.3.2 译码器 5.3.3.3 加法器 §5.3.3 集成组合逻辑电路 在数字电路中，常用的组合电路有加法器、编码器