第4篇 半导体存贮器.ppt

第4章 半导体存贮器 4.1 概述 4.2 读写存贮器(RAM) 4.3 只读存贮器(ROM) 4.4 外存贮器简介 4.1 概述 4.1.1 存储器分类 1.按存储器在主机的内部还是外部，分为内存与外存 2.按构成存储器的材料，分为半导体、磁、激光和纸卡存储器 3.按照工作方式的不同，半导体存贮器分为读写存贮器(RAM)和只读存贮器(ROM)。 1. 读写存贮器RAM，按制造工艺分： (1) 双极型RAM：存取时间短，几至几十纳秒，但集成度低，功耗大，价格高。 (2) 金属氧化物(MOS)RAM，分为静态RAM和动态RAM a.SRAM：存取时间为几十至几百纳秒，集成度较高，功耗较双极型低，价格较便宜。 b. DRAM：容量大，价格低，但需要定时刷新。 2. 只读存贮器ROM (1) 掩模工艺ROM (2) 可一次编程ROM (3) 可擦去的PROM 4.1.2 存贮器的主要性能指标 1. 存贮容量 2. 存取时间 3. 可靠性 4. 功耗 5. 价格 4.2 读写存贮器(RAM) 4.2.1 静态读写存贮器( SRAM ) 1.概述 静态读写存贮器(SRAM)使用十分方便，在微型计算机领域获得了极其广泛的应用。现以一块典型的SRAM芯片为例说明其外部特性及工作过程。 (1) 8K×8bit的CMOSRAM芯片 ① 引线功能。6264(6164)有28条引出线，它们包括： A0~A12为13条地址信号线。 D0~D7为8条双向数据线。 ，CS2为两条选片信号的引线。 为输出允许信号。 是写允许信号。 NC为没有使用的空脚。芯片上还有+5V电压和接地线。 ② 6264(6164)的工作过程。 2. 连接使用 (1) 全地址译码方式 全地址译码方式使存储器芯片的每一个存储单元唯一地占据内存空间的一个地址，或者说利用地址总线的所有地址线来唯一地决定存储芯片的一个单元。 从图4.4可以看到，6264这一8KB的芯片唯一地占据从F0000H到F1FFFH这8KB内存空间；芯片的每一个存贮单元唯一地占据上述地址空间中的一个地址。该图用在CPU最大模式下。 (2)部分地址译码方式 首先，让我们看一下图4.6所示的6264的连接图。 分析图4.6所示的连接图，可以发现，此时的8KB芯片6264所占据的内存地址空间为 ? DA000H~DBFFFH DE000H~DFFFFH FA000H~FBFFFH FF000H~FFFFFH 由于少用了地址线参加译码，一块8KB的芯片占据了多个8KB的地址空间，从而地址产生了重叠区，破坏了地址空间的连续性并减小了总的地址空间，但译码相对较简单。 通常若参加译码的高地址愈少，译码愈简单，一块芯片所占的内存地址空间就愈多。极限情况，只用一条高位地址线接在片选信号端。 (3) 译码器电路 在工程上常用的译码电路还有如下几种类型： ①利用厂家提供的现成的译码器芯片，如74LS138，74LS154。 ②利用厂家提供的数字比较器芯片。 ③利用ROM做译码器。 ④利用PLD。 3. 静态RAM连接举例 图4.8中，使用一块3-8译码器芯片(74LS138或8205)，将两片6116（2K）所占的内存地址范围安排在7C000H~7CFFFH。 4.等待的实现 在存贮器芯片的连接使用中，由于采用了要求的定时时间比较长的芯片或由于总线的时间延迟过大等原因，CPU提供的定时时间不能满足存贮器芯片的要求，使CPU无法正确地读写存贮器。这就要求电路的设