微机原理和接口技术-2-3 8086系统结构zq.pptVIP

* 存储器读[20002H]＝35H * 例：MOV [1000H], AL ;M/IO=1 T1状态：A19—A0上是地址信息，出现ALE信号后，将地址锁存到地址锁存器（8282）。 T2状态：地址信息消失，A19-A16从地址信息变为状态信息S6-S3。 T3状态：AD0~AD15上出现数据。 WR信号有效（WR=0）。 TW状态：若存储器式外设的工作速度较慢，不能满足基本时序要求，使用一个产生READY的电路，以使在T3状态之后，插入一个等待周期TW。 T4状态，CPU认为数据已写入存储器，结束一个总线周期。 2) 最小模式下的总线写周期操作 * 2) 最小模式下的总线写周期操作 AD15～AD0 T1 T2 T3 Tw T4 CLK M/IO A19/S6 ～A16/S3 BHE/S7 ALE WR DT/R DEN 高为写内存 低为写I/O 地址输出 状态输出 地址输出 数据输出 ④BHE ⑩ ⑤ ⑨ ③ ⑧ ② ② ① ⑥ ⑦ 输出 * 3) I/O接口读写周期 I/O接口读写周期时序与存储器读写周期类似。 仅M/IO不同 例1：IN AL,40H ;M/IO=0,RD=0,ALE=1 例2：OUT 43H, AL ;M/IO=0,WR=0,ALE=1 * 3) I/O写总线周期 T4 T3 T2 T1 ALE CLK A19/S6～A16/S3 A15～A8 AD7～AD0 A15～A8 A7～A0 输出数据 0000 S6～S3 READY （高电平） IO/M* WR* * T1状态 输出16位I/O地址A15～A0 IO/M＃输出高电平，表示I/O操作； ALE输出正脉冲，表示复用总线输出地址 T2状态 输出控制信号WR＃和数据D7～D0 T3和Tw状态——检测数据传送是否能够完成 T4状态——完成数据传送 3) I/O写总线周期 * 3) 存储器读总线周期 T1状态 输出20位存储器地址A19～A0 IO/M*输出低电平，表示存储器操作； ALE输出正脉冲，表示复用总线输出地址 T2状态 输出控制信号RD* T3和Tw状态——检测数据传送是否能够完成 T4状态——前沿读取数据，完成数据传送 * 4) I/O读总线周期 T4 T3 T2 T1 ALE CLK A19/S6～A16/S3 A15～A8 AD7～AD0 A15～A8 A7～A0 输入数据 S6～S3 READY （高电平） IO/M* RD* 0000 * 4) I/O读总线周期 T1状态 输出16位I/O地址A15～A0 IO/M*输出高电平，表示I/O操作； ALE输出正脉冲，表示复用总线输出地址 T2状态 输出控制信号RD* T3和Tw状态——检测数据传送是否能够完成 T4状态——前沿读取数据，完成数据传送 * 插入等待状态Tw 同步时序通过插入等待状态，来使速度差别较大的两部分保持同步 在读写总线周期中，判断是否插入Tw 1. 在T3的前沿检测READY引脚是否有效 2. 如果READY无效，在T3和T4之间插入一个等效于T3的Tw ，转1 3. 如果READY有效，执行完该T状态，进入T4状态 * 等待状态 T1 T2 T3 Tw Tw Tw T4 CLK READY 前沿检测 * 最大组态的总线时序－写MEM总线时序 111 110 T4 T3 T2 T1 A15～A8 A19～A16 S6～S3 由8288 产生 ALE S2*～S0* CLK A19/S6～A16/S3 A15～A8 DEN 写命令 AD7～AD0 A7～A0 输出数据 DT/R* AMWTC* MWTC* * 最大组态的总线时序－读MEM总线时序 111 101 A15～A8 A19～A16 S6～S3 ALE S2*～S0* CLK A19/S6～A16/S3 A15～A8 DEN 由8288 产生 输入数据 A7～A0 AD7～AD0 T4 T3 T2 T1 DT/R* MRDC* * 本章重点 8086 CPU的内部结构及其工作原理；各寄存器的用途。 8086 存储器的结构及其物理地址的产生（分段