组成原理课程阶段考试试卷(前4章).docVIP

西北农林科技大学本科课程考试试卷 200～20学年第学期《》课程卷 得分 一、选择题（每题分，共0分） 1、。 A． B．I/O设备 C． D．2、总线是。 A．B． C．D.在CPU同存储器、I/O接口间传送数据 3、。 A． B． C．D．4、。 A． B． C．D．5、。 A． B． C．D．6、 A．B．C．D．、___________。 A． B． C． D．、___________方式对电路最敏感？ A． B．C． 9、_________。 A． B． C． D．10、_____________速度最快。 A． B．C． 得分 二、题（每分，共分） 1、计算机。 2、_,从模块是指____________ _____________。 3、×8的SRAM静态存储器芯片，其数据线有____________根，地址线有_____________根？16K×1的DRAM动态存储器芯片，其地址线有________根？ 4、___________式。 5、__________________电路，以避免总线访问冲突，当某个部件不占用总线时，由该电路禁止向总线输出信息。 6、____________________________，一般用于_______________________场合；异步通讯控制主要特点是____________________________，一般用于______________________场合。 7、________，再加上_____________和_______________构成了计算机硬件系统。 8、__________错能力的校验码，要检测5位二进制数，至少需增加 __________位检测位？ 9、—主存”存储系统是基于_____________________原因而设计出的一种计算机存储系统结构，是为了解决CPU和主存之间____________不匹配而采用的一种重要的硬件技术。10、________________________存储器，靠___________储存信息，因此，需要___________。 得分 、（） 1、 2、得分 、（分） ⒈⒉（5分）简要论述提高存储器速度的措施。 ⒊（5分）解释下列名词： 机器字长、指令字长、存储器字长、系统总线、MIPS 得分 、题（本题 用16K×1位的DRAM芯片构成64K×8位的存储器，要求： ①（5分）要多少DRAM芯片？ ②（10分）器组成的逻辑电路图 ③（5分）设存储器读、写周期均为0.5μs，CPU在1μs内至少访问1次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 第 2 页 共 3 页