EDA技术实用教程结课题8位全减器的设计.docxVIP

此处为校徽 EDA技术实用教程结课课题 课题：8位全减器的设计 院系： 专业：电子信息工程 指导老师: 组员: 日期： 设计流程: 一、一位半减器的设计 一位半减器程序如下; 其中x,y是输入，diff是输出差，s_out是借位输出, sub_in为借位输入。 library ieee; use ieee.std_logic_1164.all; entity h_suber is port (x,y : in std_logic; diff,s_out : out std_logic ); end h_suber; architecture hdlarch of h_suber is begin process(x,y) begin diff = x xor y;s_out = (not x) and y; end process; end hdlarch; 半减器逻辑表达式: 半加器真值表： 输入 输出 x y diff s_sout 0 0 0 0 0 1 1 1 1 0 1 0 1 1 0 0 半加器波形图如下： 半减器封装图： 二、一位全减器的设计 一位全减器设计结构图：sub_in为借位输入 一位全减器逻辑表达式： 一位全减器真值表： 输入 输出 x y sub_in differ sub_out 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 1 1 0 1 1 1 0 1 0 0 0 1 1 1 1 1 1 1 0 1 一位全减器波形图： 一位全减器封装图： 三、8位全减器的设计 八位全减器设计结构图： 八位全减器验证波形图: 八位全减器封装图：