EDA技术验指导书.docVIP

第一章 EDA技术实验 基础实验 实验一 用原理图输入法设计一位半加器 一、实验目的 1.熟悉利用QuartusⅡ的原理图输入方法设计简单组合电路； 2.通过一个半加器的设计把握利用EDA软件进行电子线路设计的详细流程； 3.学会对实验板上的FPGA/CPLD进行编程下载，硬件验证自己的设计项目。 二、实验设备及器材配置 1.PC机一台 2.KX-DN综合实验开发系统中：基本核心板模块、发光管显示模块、普通键盘模块、USB下载器、USB下载线、十针连接线3根。 三、实验原理 1.根据真值表表1写出电路的逻辑表达式 表1-1 一位半加器真值表 a b So Co 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 其中a, b为输入端口，So与Co分别为半加器的和与进位。其逻辑表达式为： 2.根据逻辑表达式进行原理图设计。 注意：在进行原理图设计时，元件之间的连线应尽量避免与元件外的虚线框重合。 四、实验步骤： 1.为本项工程设计建立文件夹，注意文件夹名不能用中文，且不可带空格。 2.根据半价器逻辑表达式进行原理图设计。 3.对所设计的工程文件进行编译，排查错误。 4.时序仿真，记录时序分析表。 5.选择目标芯片EP3C40Q240C8。 6.引脚锁定。推荐锁定形式：输入接口选择核心板上JP3接口，与普通键盘模块相连，连接后，可任意选择按键所对应的引脚（例如，选择KEY1和KEY2，它们所对应的引脚编号为PIN_49和PIN_50；输出接口选择核心板上JP4接口，与发光管显示模块相连，连接后，课任意选择发光二级管所对应的引脚（例如选择D1和D2，它们所对应的引脚编号为PIN_81和PIN_80）。 注：输入输出接口可在核心板上十针接口中任意选择（白色JTAG接口除外），对应的引脚可在核心板上的引脚标注中查找。 7.编程下载，观察硬件结果。下载时请下载器形式请选择USB-Blaster。 注：如下载后硬件调试没有通过，需重新检查连接，如果修改后重新进行下载，请将下载界面中原有的*.sof文件删除，重新加载一次，然后再下载。 8.撰写实验报告册，思考如何利用半加器设计一位全加器。 五、练习题 1. 请用本实验所作的一位半加器设计一位全加器。要求利用原理图输入方式。 2. 请利用一位全加器设计四位全加器。要求利用原理图输入方式。 注：本练习主要使学生牢固掌握原理图输入设计方法，同时掌握设计中有关层次的基本概念。学会在工程中添加文件的方法。 实验二 四位加法器设计 一、实验目的 1. 利用并行语句中的简单赋值语句，对四位加法器进行设计。 2. 掌握仿真分析中总线型数据的输入方法。 3. 掌握std_logic_unsigned程序包中对于std_logic_vector数据类型进行加法的基本原则。为日后设计通用n位加法器奠定基础。 二、实验设备及器材 1. PC机一台 2. KX-DN综合实验开发系统中：基本核心板模块、发光管显示模块、普通键盘模块、USB下载器、USB下载线、十针连接线3根。 三、实验原理 1. 设计一个四位加法器，要求输入信号的数据类型为std_logic_vector，位宽为4（分别为a, b）；输出信号为sum和cout，数据类型分别为std_logic_vector及std_logic。 2. 利用并行语句中的简单赋值语句进行加法运算。提示：由于对std_loigc_vector数据类型进行“+”运算，因此需要调用std_logic_unsigned程序包；同时由于输入信号位宽为4， 进行加运算后，结果位宽会出现5位，设计时要考虑如何将数据位进行扩展。 3. 设计中请合理定义信号及其数据类型，并注意信号定义的位置。 四、实验步骤 1.为本项工程设计建立文件夹，注意文件夹名不能用中文，且不可带空格。 2.根据二进制加法运算的原则，设计四位加法器。 3.对所设计的工程文件进行编译，排查错误。 4.选择目标芯片EP3C40Q240C8。 5.引脚锁定。推荐锁定形式：输入接口选择核心板上JP3接口，与普通键盘模块相连，连接后，可任意选择按键所对应的引脚（例如，输入信号a的四位选择KEY1、KEY2、KEY3及KEY4，它们所对应的引脚编号为PIN_49、PIN_50、PIN_51、PIN_52。输入信号b的四位选择KEY5、KEY6、KEY7及KEY8，它们所对应的引脚编号为PIN_55、PIN_56、PIN_57、PIN_63；输出接口选择核心板上JP4接口，与发光管显示模块相连，连接后，课任意选择发光二级管所对应的引脚（例如选择D1、D2、D3、D4及D5，它们所对应的引脚编号为PIN_81、PIN_80、PIN_78、PIN_76、PIN_73）。 注：输入输出接口可在核心板上十针接