数字电子技术基础第3章 课后习题的答案.docVIP

第3章 集成逻辑门电路 3-1 如图3a）～d）所示4个TTL门电路，A、B端输入的波形如图e所示，试分别画出F1、F2、F3和F4的波形图。 e） 图3-1 题3-1图 解：从图3-1a）～d）可知，，，，，输出波形图如图3-2所示。 图3-2题3-1输出波形图 3-2 电路如图3a）所示，输入A、B的电压波形如图3b）所示，试画出各个门电路输出端的电压波形。 3-3a）可知，，，，输出波形如图3-4所示。 图3-4 题3-2输出波形 3-3在图3所示的正逻辑与门和图b所示的正逻辑或门电路中，若改用负逻辑，试列出它们的逻辑真值表，并说明F和A、B之间是什么逻辑关系。：（1）图3负逻辑真值表 F 0 0 0 0 1 1 1 0 1 1 1 1 F与A、B之间相当于正逻辑的或操作。 （2）图3负逻辑真值表 F 0 0 0 0 1 0 1 0 0 1 1 1 F与A、B之间相当于正逻辑的与操作。 3-4试说明能否将与非门、或非门异或门当做反相器使用？如果可以，各输入端应如何连接？ ：与非门、或非门异或门经过处理以后均可以实现反相器功能。1）与非门将多余输入端接至高电平或与另一端并联；2）或非门：将多余输入端接至低电平或与另一端并联；3） 异或门：将另一个输入端接高电平。 3-5为了实现图3所示的各TTL门电路输出端所示的逻辑关系，请合理地将多余的输入端进行处理。 图3-6 题3-5图 解：a）多余输入端可以悬空，但建议接高电平或与另两个输入端的一端相连； b多余输入端接低电平或与另两个输入端的一端相连； c) 未用与门的两个输入端至少一端接低电平，另一端可以悬空、接高电平或接低电平； d）未用或门的两个输入端悬空或都接高电平。 图3-7 题3-5修改后电路图 3-6如要实现图3所示各TTL门电路输出端所示的逻辑关系，请分析电路输入端的连接是否正确？若不正确，请予以改正。 图3-8 题3-6图 解：a不正确。输入电阻过小，相当于接低电平，因此将提高到至少。 b) 不正确。第三脚VCC应该接低电平。 c）不正确。万用表一般内阻大于，从而使输出结果0。因此多余输入端应接低电平，万用表只能测量A或B的输入电压。 图3-9 修改后的题3-6图 3-7为了提高TTL与非门的带负载能力，可在其输出端接一个NPN晶体管，组成如图3-所示的开关电路。当与非门输出高电平VOH=3.6V时，晶体管能为负载提供的最大电流是多少？ 图3-10 题3－7图 解：如果输出高电平，则其输出电流 然而与非门输出高电平时最大负载电流是400uA），因此最大电流 如图3所示TTL与非门，其多发射晶体管的基极电阻R1=2.8kΩ，若在A输入端分别为5V、3.6V、0.6V、0.3V、0V的电压，试分析计算接到B输入端电压表的读数是多少？输出电压vO是多少？ 图3-11 题3-8图 解：（1）当输入5V时，表的读数为1.4VvO=0.3V； （2）当输入3.6V时，表的读数为1.4VvO =0.3V； （3）当输入0.6V时，表的读数为0.6VvO =3.6V； （4）当输入0.3V时，表的读数为0.3VvO =3.6V； （5）当输入0V时，表的读数为0VvO =3.6V。 3-9 用双线示波器观测到某TTL与非门的输入信号v和输出信号v的波形如图3所示，试求此与非门的传输延迟时间tPHL、tPLH和平均传输延迟时间tPD。： 图3-13 传输门延迟时间示意图 由图可知：tPHL=7ns，tPLH=10ns，tPD=8.5ns3-10 为什么说TTL与非门的输入端悬空相当于接高电平？多余的输入端应如何处理？ ：TTL与非门由TTL门输入端负载特性决定时，输入相当于接高电平。悬空相当于在输入端接入一个大电阻，其电阻值远远大于开门电阻，所以输入端相当于接高电平。 由于输入端悬空时，相当于接入高电平因此多余的输入端悬空，或接高电平。 有TTL与非门、或非门和三态门组成的电路如图3a）所示，图3a）b）是各输入端的输入波形，试画出F1和F2的波形图。 图3-14 题3-11图 解：（1）当E为高电平时，缓冲器（三态门）输出为高阻，对应与非门与或非门的输入相当于悬空，而TTL门悬空相当于输入高电平，因此（2）当E为低电平时，缓冲器（三态门）输同输入，输出为0，因此。 图3-15 题3-11输出波形图 3-12 试分析图3所示3个逻辑电路的逻辑功能，列出其值表，写出其逻辑函数表达式，指出它们能完成的逻辑功能。：图a）真值表 0 0 1 0 1 0 1 0 0 1 1 0 因此，，电路实现“或非”运算功能。 从图中可以看出，与分别通过三个发射结实现“与”运算，然后进行或非运算，简化真值表如表所示： 0 0 1