《数字集成电路础》作业答案.docVIP

《数字集成电路基础》作业答案 第一次作业 查询典型的TTL与CMOS系列标准电路各自的VIH、VIL、VOH和VOL，注明资料出处。 简述摩尔定律的内涵，如何引领国际半导体工艺的发展。 第二次作业 说明CMOS电路的Latch Up效应；请画出示意图并简要说明其产生原因；并简述消除“Latch-up”效应的方法。 答：在单阱工艺的MOS器件中（P阱为例），由于NMOS管源与衬底组成PN结，而PMOS管的源与衬底也构成一个PN结，两个PN结串联组成PNPN结构，即两个寄生三极管(NPN和PNP)，一旦有因素使得寄生三极管有一个微弱导通，两者的正反馈使得电流积聚增加，产生自锁现象。 影响：产生自锁后，如果电源能提供足够大的电流，则由于电流过大，电路将被烧毁。 消除“Latch-up”效应的方法：版图设计时：为减小寄生电阻Rs和Rw，版图设计时采用双阱工艺、多增加电源和地接触孔数目，加粗电源线和地线，对接触进行合理规划布局，减小有害的电位梯度；工艺设计时：降低寄生三极管的电流放大倍数：以N阱CMOS为例，为降低两晶体管的放大倍数，有效提高抗自锁的能力，注意扩散浓度的控制。为减小寄生PNP管的寄生电阻Rs，可在高浓度硅上外延低浓度硅作为衬底，抑制自锁效应。工艺上采用深阱扩散增加基区宽度可以有效降低寄生NPN管的放大倍数；具体应用时：使用时尽量避免各种串扰的引入，注意输出电流不易过大。 什么是器件的亚阈值特性，对器件有什么影响？ 答：器件的亚阈值特性是指在分析MOSFET时，当VgsVth时MOS器件仍然有一个弱的反型层存在，漏源电流Id并非是无限小，而是与Vgs呈现指数关系，这种效应称作亚阈值效应。 影响：亚阈值导电会导致较大的功率损耗，在大型电路中，如内存中，其信息能量损耗可能使存储信息改变，使电路不能正常工作。 什么叫做亚阈值导电效应？并简单画出log-特性曲线。 答： log 平方律 指数关系 图1.6 在分析MOSFET时，我们一直假设：当下降到低于时器件会突然关断。实际上，时，一个“弱”的反型层仍然存在，并有一些漏源电流。甚至,也并非是无限小，而是与呈现指数关系。这种效应称作“亚阈值导电”。 当大于200mv左右时，这一效应可用公式为＝,式中，1,是一个非理想因子，我们也称器件工作在弱反型区。其特性曲线如图1.6所示. 基于NMOS管一阶I-V公式，计算宽长比分别为W1/L1与W2/L2的NMOS管M1与M2进行串联（如左图）与并联（如右图）后的三端电路的I-V关系。如果速度饱和呢？ 解： 另解：串联时 Case I： are both in the triode region: (1) (2) (1)+(2)=(+) = = Case II： is in the saturation region while is in the triode region: (3) (4) —() -()V+=0 Where =，=，V= Solve out the value of , than replace it into the equation (3), which is the final answer. yet it is difficult. To simplify it, we can suppose = than =0 so is always in the triode region. 第三次作业 给出E/R反相器的电路结构，分析其工作原理及传输特性，并计算VTC曲线上的临界电压值。 解： VinVT0时，MI处于截止状态，不产生任何漏极电流。随着输入电压增加而超过VT0时，MI开始导通，漏极电流不再为0，由于漏源电压VDS=Vout大于Vin- VT0，因而MI初始处于饱和状态。随着输入电压增加，漏极电流也在增加，输出电压Vout开始下降，最终，输入电压大于Vout+ VT0，MI进入线性工作区。在更大的输入电压下，输出电压继续下降，MI仍处于线性模式。传输特性曲线如图示： 1）VinVT0时，MI截止，Vout= VOH= VDD 2）Vin= VOH=VDD时，Vout=VOL MI：VGS=Vin=VDD VDS=Vout=VOL ∴VDSVGS-VT0 MI非饱和导通 IR=(VDD-Vout)/RL=(VDD-VOL)/RL IM=KN〔(VGS- VT0)VDS- 1/2VDS2〕 = KN〔(VDD- VT0) VOL- 1/2VOL2〕 ∵IM=IR VOL=VDD-VT