4.2JK触发器.pptVIP

  1. 1、本文档共7页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
4.2JK触发器

4.2 主从JK触发器 JK 触发器的功能描述 (5) 状态转换图 主从JK 触发器工作波形 例 设负跳沿触发的JK触发器的时钟脉冲和J、K信号的波形如图所示,画出输出端Q的波形。设触发器的初始状态为0。 例 主从JK 触发器的输入信号CP、D的波形分别如图所示,设触发器的初态为1,试画出输出端L的波形。 习题 * 主从RS触发器 S R (2)利用两个输出端互补的特点,实现自我约束 主触发器 从触发器 逻辑符号 从主从RS触发器到主从JK触发器 (1)主从RS触发器有约束条件:RS=0 翻 转 0 1 1 1 1 1 置 1 0 1 0 0 1 1 置 0 0 1 1 1 0 0 状态不变 0 1 0 0 0 0 说 明 Qn+1 Qn K J 1 1 1 t y ü Qn 0 1 t y ü 4.2 主从JK触发器 (1) 功能表 0 1 1 1 0 1 0 1 1 1 1 0 0 1 0 0 1 0 1 0 J 1 0 1 1 0 1 1 0 0 0 0 0 Qn+1 K Qn 2) 状态转换真值表 J=X K=1 J=1 K=X J=X K=0 J=0 K=X 任何结构的JK触发器都具有与以上相同的功能表、状态转换真值表、特性方程、激励表及状态转换图 4.2 主从JK触发器 JK 触发器次态卡诺图 (3) 特性方程 1 0 1 0 Qn+1 0 1 X X 1状态不变 X 1 置0 X 1 置1 1 0 0状态不变 0 0 说 明 K J Qn 4) 激励表 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK触发器真值表 低电平触发 在高电平处接收输入信号 在CP脉冲的高电平期间将输入信号存储于主触发器。 在CP脉冲的低电平到来时发生状态变化。 4.2 主从JK触发器 在CP脉冲的高电平期间信号存储于主触发器。 在CP脉冲的低电平到来时发生状态变化。 C1 J CP 1J 1K Q Q K 4.2 主从JK触发器 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK触发器真值表 J(K) 解:J=D,K= D, 只有置0和置1两种功能。 在CP脉冲的低电平期间将输入信号存储于主触发器。 在CP脉冲的高电平到来时发生状态变化。 高电平触发 4.2 主从JK触发器 习题:P.121-4.9 4.10(第三版) 习题:P.160-4.9 4.10(第四版) *

文档评论(0)

qwd513620855 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档