WINCE基于CH7024实现TVOUT(VGA)功能.docVIP

WINCE基于CH7024实现TV OUT (VGA)功能 ********************************LoongEmbedded******************************** 作者：LoongEmbedded(kandi) 时间：2011.01.03 类别：WINCE嵌入操作系统 ********************************LoongEmbedded******************************** 系统：WINCE6.0+S3C2443 实现原理 CPU(在此为S3C2443)输出的RGB数字信号通过CH7024转换成PAL制式的模拟信号输出到电视。 硬件设计 图0 CH7024 CH7024引脚的描述 D[0:23] 图形控制器(这里是LCD控制器)通过这24个输入引脚把RGB数字信号输入到CH7024中。 H 水平(也即行)同步信号输入/输出端，当SYO控制位(0x0E[1])为0，这个引脚作为输入数据的水平同步信号输入端；当SYO控制位(0x0E[1])为1，这个引脚作为输入数据的水平同步信号输出端 V 垂直(也即帧)同步信号输入/输出端，当SYO控制位(0x0E[1])为0，这个引脚作为输入数据的垂直同步信号输入端；当SYO控制位(0x0E[1])为1，这个引脚作为输入数据的垂直同步信号输出端。 DE 数据使能引脚，当这个引脚为高电平的时候，输入的图像数据是激活的(active)；，当这个引脚为低电平的时候，输入的图像数据是空白的(blanking)，这个引脚是有CPU的GPC4引脚来控制的，那么应该怎么配置呢？先看CPU对GPC4引脚的描述 图1 图2 SPD 串行端口(serial port)数据输入/输出引脚，这个引脚作为双流向的(bi-directional)串行端口，在此作为输入功能，和CPU的IICSDA连接，我们就算是通过IIC总线接口来读写CH7024的寄存器的。 SPC 串行端口时钟输入引脚，这个引脚作为串行端口的时钟输入引脚。在此作为输入功能，和CPU的IICSCL连接。 RESET 复位输入引脚，这个引脚被内部拉高，如果输入低电平，CH7024就保持在上电的复位状态(power-on reset condition)；如果输入高电平，那么就可以通过IIC总线接口来写CH7024的复位寄存器0x03h[1]来复位所有的控制寄存器，见CH7024中对复位寄存器的描述 图3 CVBS 混合视频(composite video)输出引脚，在S-video Y引脚没有使用时，这是个主要的混合视频输出脚，但如果S-video Y引脚使用时这个引脚就关闭输出了。 Y 亮度输出(luma output)引脚，在主要的CVBS输出引脚没有使用的时候，这是个S-video亮度输出引脚。 C/CVBS 色度(chroma)/CVBS输出 当S-video使用的时候，这个引脚输出S-video色度，当如果双重的CVBS输出有需要，这个输出引脚就用来作为除首要的CVBS输出(也即上面的CVBS引脚)之外的次要的CVBS输出。 P-Out 像素时钟输出引脚，这个引脚可以提供时钟信号给图像控制器(比如LCD控制器)，这可以作为基准频率(reference frequency)，当然了这个引脚也可以直接输出时钟给CH7024自身，这样情况下CH7024就工作在主模式。 XI/FIN 晶振输入/外部基准输入引脚。 XO 晶振输出引脚 XCLK 外部时钟输入引脚，这个时钟输入信号时作为H、V、DE和D[23:0]这些信号的输入基准。 CH7027作为IIC从设备的地址 #define AVO_WRITE (0xEC + 0) //写CH7024寄存器内容的IIC从设备的地址 #define AVO_READ (0xEC + 1)//读取CH7024寄存器内容的IIC从设备的地址 因为我们的系统中CPU是通过IIC接口来camera驱动的TVP5150A和AVOUT驱动CH7024相互的，所以需要分配好它们作为从设备的地址，CH7024的datasheet好像是找不到它作为IIC从设备如何确定从地址，这里是我自己定的，只要不冲突就可以了，应该如此理解。 AVOUT驱动模型 因为CPU是通过IIC接口来操作CH7024的，所以我借鉴了camera驱动的模型来建立AVOUT驱动的模型，下面我们来看AVO_Init函数中的主要内容： 图4 下面来看看AVO_Initialize的函数体： 图5 接下来看CH7024_WriteAndReadBlock的函数体 图6 CH7024_YCbCr8bit_TV数组的内容如下： 图7 这个数组一维的值是CH7024的寄存器