基于SOP的倒计时牌.docVIP

Altera杯CPLD电路设计竞赛 基于SOPC的倒计时牌 学 校 江苏科技大学 学 院 电子信息学院 小组成员 俞庆（0540301232） 杨辉（0640302231） 辛莉（0640302107） 指导教师 李绍鹏 二零零八年十月  基于SOPC的倒计时牌 江苏科技大学电子信息学院 参赛队员：俞庆 杨辉 辛莉 摘要：本作品以Alter公司的CPLD——EPM1270为开发平台，通过扩展必要的外围显示电路，从而完成了基于SOPC的倒计时牌的设计。该倒计时牌的倒计时时间可在1秒到1000天之间任意设定。除倒计时的功能之外，还增加了万年历的功能，可正确显示2000～2099年的日期和时间。 关键词： SOPC CPLD 倒计时牌 万年历 Abstract: This work is developed on the CPLD-EPM1270 which is the production of Alter companly. We completed this Count Down Board based on the chip except some necessary peripheral circuits such as display circuit. The time started can be set at any value between 1 second and 1000days.This Count Down Board also has the function of calendar, which can show the date and time between the year of2000 and 2099 correctly. Keyword: SOPC CPLD Count Down Board Calendar  1 方案论证与比较 4 2 系统设计 5 2.1 总体设计 5 2.2 硬件单元电路设计 5 2.2.1 数码管显示电路设计 6 2.2.2 按键电路设计 6 2.2.3 声讯提示电路设计 6 2.2.4 备用电源电路设计 7 3 软件设计与仿真结果 8 3.1 60进制BCD加计数器 8 3.1 日期BCD加计数器 8 3.2 60进制BCD减计数器 9 3.3 按键消抖 10 3.4 动态扫描显示 10 3.5 显示译码 11 3.6 声讯提示 11 4 系统测试 11 5 小结 12 参考文献： 13 附录： 14 附1：元器件 13 附2：电路图图纸 14 附3：EDA设计文件 14  方案论证与比较 方案一：使用分立器件实现 该方法要使用的器件主要是计数器，如CD4518(双BCD同步加计数器CD4017(十进制计数/分配器CD4029(可预置可逆计数器14级二进制串行计数/分频器CD4511(BCD锁存,7段译码,驱动器 该方案虽然电路结构不是很复杂（针对于此题来说），但实现起来也是比较困难和麻烦的。在连接电路过程中需要认真仔细，以防出错，即便连接无误，但由于存在外界大量接线，也会使系统不稳定，容易出现问题。而且电路一旦连接完毕，想要在功能上再做修改非常不便。 该方案为不常用方案，现已几乎无人使用，但可以作为学习常规数字器件功能的手段。 方案二：使用单片机实现 单片机在控制方面有自己的特长，通过编写程序，控制定时器的定时时间，即可以在单片机上实现倒计时牌的功能。但由于单片机在执行每条指令时，存在时间误差，经过长时间积累，容易造成走时误差，从而需要不断校时。为提高走时精度，很多时候使用专门的时钟芯片，而使用单片机进行管理，从而达到设计目的。但这里的时钟芯片属于专用IC，某种程度上说，是属于方案三的实现方法。 方案三：使用CPLD或FPGA实现 该方法通过使用专用的设计软件QuartusII和PC机，在一块芯片上实现倒计时牌的核心电路，可以说是使用一块CPLD芯片，自己设计出一款具有特定功能的IC。至于设计方法，可以采用自顶向下的设计方法，也可以先设计底层元件，再设计顶层电路的自底向上的设计方法，或者两种方法相结合。我们在完成此题时就是采用了自底向上的设计方法。在设计过程中可以轻松实现各种功能模块，并且通过时序仿真可以精确