科一微电子复习提纲(学期末复习).doc

一. VLSI概述（第一次课目录） （1）摩尔定律的内容。 1，芯片集成度每18个月将翻一番。 2，至少还会适用15年! （2）集成电路从亚微米(0.5到1微米)、深亚微米(小于0.5微米)发展至今天的超深亚微米或纳米(小于0.25微米) ，当今集成电路的特点有哪些。 1，特征尺寸越来越小。2， 芯片面积越来越大。3， 单片上的晶体管数越来越多 4， 时钟频率越来越高。5， 电源电压越来越低。6， 布线层数越来越多。7， I/O引线越来越多。 （3）集成电路产业是以哪几个因素为主要环节的系统工程？ 集成电路产业是以市场、设计、制造、应用为主要环节的系统工程。 （4）VLSI的设计步骤有哪些？每一个设计步骤的实现方式/实现内容是什么？ 1、系统规范化说明（System Specification） 包括系统功能、性能、物理尺寸、设计模式、制造工艺、设计周期、设计费用等等。 2、功能设计及描述（Function Design ） 将系统功能的实现方案设计并用VHDL等硬件描述语言描述出来。 3、寄存器传输级设计（ RTL Design） 将系统功能结构化，确定系统的时序，给出系统的状态图及各子模块之间的数据流图。 4、逻辑设计（Logic Design） 通常以文本、原理图、逻辑图表示设计结果，有时也采用布尔表达式来表示设计结果。 5、电路设计（Circuit Design） 电路设计是将逻辑设计表达式转换成电路实现。 6、物理设计（Physical Design or Layout Design ） 物理设计或称版图设计是VLSI设计中最费时的一步。它要将电路设计中的每一个元器件包括晶体管、电阻、电容、电感等以及它们之间的连线转换成集成电路制造所需要的版图信息。 7、设计验证（Design Verification） 在版图设计完成以后，非常重要的一步工作是版图验证。主要包括：设计规则检查（DRC）、版图的电路提取（NE）、电学规检查（ERC）和寄生参数提取（PE）。 （5）VLSI设计可分为哪几个层次？哪几个域？ 描述不同设计层次与不同域之间的对应关系。 六个层次：系统级，芯片级，寄存器级，门级，电路级，版图级。 三个域：行为域，结构域，几何域。 关系：（书P10） （6）画出VLSI设计的基本流程图。(书P8) （7）列举出4家VLSI设计业界最著名的EDA公司名称。 Synopsys，Cadence，Mentor，Magma （8）MPW的中文和英文全称是什么？MPW是指什么含义？ 多项目晶圆；multi project wafer；就是将多个具有相同工艺的集成电路设计放在同一晶圆片上流片，流片后，每个设计品种可以得到数十片芯片样品，这一数量对于设计开发阶段的实验、测试已经足够。9）IDM是指什么含义？Fabless是指什么含义？Foundry是指什么含义？ IDM：指综合数据复用器10）集成电路的成本主要包括哪两部分？ 设计成本；生产成本。 二. 集成电路工艺基础（第二次课目录） （1）什么是本征半导体？ 无掺杂、无缺陷的纯净硅称为本征半导体。 （2）如何生成N型半导体和P型半导体？ N型半导体与P型半导体的各自特点是什么？ 当硅中掺入Ⅴ族元素P时，硅中多数载流子为电子，这种半导体称为N型半导体。 当硅中掺入Ⅲ族元素B时，硅中多数载流子为空穴，这种半导体称为P型半导体。 各自的特点：N型半导体载流子为电子，P型半导体载流子为空穴。 （3）应用在集成电路中的绝缘体材料主要有哪些？绝缘体材料在集成电路中的作用是什么？ SiO2 、SiON和Si3N4；充当离子注入及热扩散的掩膜，器件表面的钝化层，电隔离 （4）金属在集成电路中的作用。 1. 形成器件本身的接触线。 2. 形成器件间的互连线。 3. 形成焊盘 （5）多晶硅在集成电路中的作用。 多晶硅被广泛用于电子工业，在MOS及双极性器件中用于制作栅极、形成源极与漏极（或双极型器件的发射区与基区）的欧姆接触，基本连线、薄PN结的扩散源，高值电阻等。 （6）CMOS工艺晶体管制造的主要/重要工艺步骤有哪些？每一个步骤的具体内容和实现方法是什么？（以韦老师课件“第三四章_CMOS集成电路的物理结构—制造-物理设计.ppt”为主） 1 外延生长。外延是指在晶体上生长晶体，生长出的晶体的晶向与衬底晶向相同，掺杂类型、电阻率可不同。 2 掩模版的制作。用石英玻璃制成的均匀平坦的薄片，表面涂上一层600~800nm的Cr层，使其表面光洁度更高。称之为铬板。现代的掩膜技术：（1）图案发生器方法 （2）X射线制版（3）电子束扫描法 3 光刻原理与流程。a，晶圆涂光刻胶。b，曝光。c，显影。d，烘干。 4 氧化。SIO2的生长的方法：a，热氧化层的生长