第2讲 2.3 CMOS门.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第2讲 2.3 CMOS门

复习: N沟道增强型MOS管结构及符号 uDS =0时,uGS对导电沟道的影响 uGS大于UGS(th)时 uDS对iD的影响 N沟道增强型MOS管的特性曲线 P沟道MOS管的特性曲线与N沟道管有对偶性 2.3.1 CMOS反相器(熟练掌握) 2.3.1 CMOS反相器(熟练掌握) 2.3.1 CMOS反相器(熟练掌握) 2.3.1 CMOS反相器(熟练掌握) 2.3 CMOS门电路 + - 转移特性 iD /mA 4 2 6 4 3 2 1 uGS /V UTN -2 -4 0 -1 -2 -3 -4 -6 UTP 条件:VDDUTN+ UTP +VDD +10V B1 G1 D1 S1 uA uY TN TP B2 D2 S2 G2 VSS + - uGSN + - uGSP 一、电路组成及工作原理 A Y 1 0V +10V uA uGSN uGSP TN TP uY 0 V UTN UTP 截止 导通 10 V 10 V UTN UTP 导通 截止 0 V 设:UTN = 2 V, UTP = - 2 V iD 4 2 6 4 3 2 1 uGS UTN -2 -4 0 -1 -2 -6 UTP 输入端保护电路: ① 0 uA VDD + 0.7 ② uA VDD + 0.7 D 导通电压:0.5 ~ 0.7 V ③ uA - 0.7 D导通时限制了C两端电压增加 保护网络 +VDD uY uA TP D1 C1 C2 RS TN D2 D3 VSS D1、D2、D3 截止 D2、D3 导通 uG = VDD + 0.7 D1 导通 uG = - 0.7 C1、C2 — 栅极等效输入电容 二、静态特性 1. 电压传输特性: iD +VDD B1 G1 D1 S1 + uI - uO TN TP B2 D2 S2 G2 VSS A B C D E F UTN VDD UTH UTP UNL UNH AB 段: uI UTN , uO = VDD 、 iD ? 0, 功耗极小。 0 uO /V uI /V TN 截止、TP 导通, BC 段: TN 导通,uO 略下降。 CD 段: TN、TP 均导通。 DE、EF 段: 与 BC、AB 段对应,TN、TP 的状态与之相反。 阈值电压 输入电平允许波动的最大范围。 UNL: 输入低电平噪声容限。 UNH: 输入高电平噪声容限。 = 0.3VDD 噪声容限: 2. 电流传输特性: iD +VDD B1 G1 D1 S1 + uI - uO TN TP B2 D2 S2 G2 VSS A B C D E F UTN VDD UTH UTP UNL UNH 0 uO / V uI / V A B C D E F 0 iD / mA uI / V UTH 电压传输特性 电流传输特性 AB、EF 段: TN、TP总有一个为 截止状态,故 iD ? 0 。 CD 段: TN、Tp 均导通,两管 iD = iD(max) 达到最大。 阈值电压: UTH = 0.5 VDD (VDD = 3 ~ 18 V) 2. 3. 2 CMOS 与非门、或非门、与门和或门 A B TN1 TN2 TP1 TP2 Y 0 0 0 1 1 0 1 1 截 截 通 通 通 通 通 通 截 通 截 截 截 截 通 截 1 1 1 0 与非门 一、CMOS 与非门(上并下串) uA +VDD +10V V SS T P1 T N1 T P2 T N2 A B Y uB uY A B 0 0 1 0 0 1 1 1 Y = 或非门 二、CMOS 或非门(上串下并) uA +VDD +10V V SS T P1 T N1 T N2 T P2 A B Y uB uY A B TN1 TN2 TP1 TP2 Y 0 0 0 1 1 0 1 1 截 截 通 通 通 通 通 通 截 通 截 截 截 截 通 截 1 0 0 0 A B ≥1 0 0 1 0 0 1 1 1 2. 3. 2 CMOS 与非门、或非门、与门和或门 三、CMOS 与门和或门 1. CMOS 与门 A B Y 1 +VDD V SS T P1 T N1 T P2 T N2 A B Y A B Y +VDD B1 G1 D1 S1 A TN TP B2 D2 S2 G2 VSS 2. CMOS 或门 Y 1 +VDD B1 G1 D1 S1 A TN TP B2 D2 S2 G2 VSS A B ≥1 A B Y ≥1 +VDD V SS T P1 T N1 T N2 T P2 A B Y 四、带

文档评论(0)

cgtk187 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档