手足口病预防控制指南（2008年版） 青海大学医学院课件.ppt

ARCHITECTURE behave OF dff_async_set_rest IS BEGIN PROCESS(clk,set,reset) BEGIN IF(rest=‘1’)THEN q＜=‘0’; ELSIF(set=‘1’)THEN q＜=‘1’; ELSIF(clk’EVENT and clk=‘1’)THEN q＜=data; END IF; END PROCESS; END behave; dff_async_set_reset是一个带异 步复位和置位的D触发器，当时钟信 号clk、复位信号reset或置位信号set 有跳变时，激活进程。如果此时复位 信号reset有效，D触发器dff_async_ set_reset被复位，输出信号q为低电 平；如果复位信号reset无效，而置位 信号set有效，D触发器dff_async_ set_reset被置位，输出信号q为高电 平；如果复位信号reset和置位信号 set都无效，并且此时时钟出现上跳 沿，则D触发器dff_async_set_reset 的输出信号q变为输入信号data；否 则，D触发器dff_async_set_reset 输出信号q保持原值. 【例4.10.2】带同步置位和复位的D触发器的VHDL描述。 LIBRARY IEEE； USE IEEE.std_logic-1164.all; ENTITY dff_sync-set_reset IS PORT( clk:IN std_logic; set:IN std_logic; reset: IN std_logic; data: IN std_logic; q:OUT std_logic); END dff_async_set_reset; ARCHITECTURE behave OF dff_async_set_rest IS BEGIN PROCESS(clk) BEGIN IF(clk’EVENT and clk=‘1’)THEN IF(reset=‘1’)THEN q＜=‘0’; ELSIF(set=‘1’)THEN q＜=‘1’; ELSE q＜=data; END IF; END IF; END PROCESS; END behave; dff_sync_set_reset是一个带同 步复位和置位的D触发器，当时钟信 号clk有跳变时，激活进程。如果此 时复位信号reset有效，D触发器dff_ sync_set_reset被复位，输出信号q 为低电平；如果复位信号reset无效， 而置位信号set有效，D触发器dff_ sync_set_reset被置位，输出信号q 为高电平；如果复位信号reset和置位 信号set都无效，并且此时时钟出现上 跳沿，则D触发器dff_sync_set_ reset的输出信号q变为输入信号data 值；否则，D触发器dff_sync_set_ reset输出信号q保持原值. 二、JK触发器 JK触发器中，J、K信号分别扮演置位、复位信号角色。按照有无复位、置位信号，常见JK触发器也有多种类型。 【例4.10.3】带异步复位、置位的JK触发器模型的VHDL描述。 LIBRARY IEEE; USE IEEE.std_logic_1164.all; ENTITY jk_async_set_rest IS PORT( j: IN std_logic; k:IN std_logic; clk:IN std_logic; set:IN std_logic; reset:IN std_logic; q:OUT std_logic); END jk_async_set_reset; ARCHITECTURE behave OF jk_async-set_reset IS SIGNAL q_temp:std_logic; BEGIN PROCESS(clk,set,reset) VARIABLE jk_temp:std_logic_vector(1 downto 0); BEGIN IF reset=‘1’THEN q-temp＜=‘0’;