数字逻辑时钟书店课程设计.doc

数字电子钟逻辑电路设计 简述 数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。 二、设计任务和要求 用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟，要求如下： 由晶振电路产生1Hz标准秒信号。 秒、分为00～59六十进制计数器。 3. 时为00～23二十四进制计数器。 4. 周显示从1～日为七进制计数器。 5. 可手动校时：能分别进行秒、分、时、日的校时。只要将开关置于手动位置，可分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。 6. 整点报时。整点报时电路要求在每个整点前呜叫五次低音（500Hz）（1000Hz）1所示。 图1 数字电子钟框图 由图1.1可见，数字电子钟由以下几部分组成：秒脉冲发生器；校时电路；六十进制秒、分计数器，二十四进制计时计数器；秒、分、时的显示部分等。 根据设计任务和要求，对照数字电子钟的框图，可以分以下几部分进行模块化设计。 秒脉冲发生器 脉冲发生器是数字钟的核心部分，由于在仿真软件multism10.0中没有CD4060，为简化起见，用1.5V、150HZ代替脉冲发生器。电路图如图2所示。 图2 替代秒脉冲发生器 计数译码显示 秒、分、时、日分别为60、60、24、7进制计数器、秒、分均为60进制，即显示00～59，它们的个位为十进制，十位为六进制。时为二十四进制计数器，显示为00～23，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。 周为七进制数，按人们一般的概念一周的显示日期“1、2、3、4、5、6、7”，所以我们设计这个七进制计数器，应根据译码显示器的状态表来进行，如表1所示。 所有计数器的译码显示均采用BCD—七段译码器。 Q4 Q3 Q2 Q1 显示 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 图3 60进制秒计数器及显示 图4 60进制分计数器及显示 图5 00~23二十四进制小时计数器及显示 图6 7进制星期计数器及显示 图3~图6中计数器选用教材中最常用的74LS160D十进制计数器。 校时电路 在刚刚开机接通电源时，由于日、时、分、秒为任意值，所以，需要进行调整。 置开关在手动位置，分别对时、分、秒、日进行单独计数，计数脉冲由单次脉冲或连续脉冲输入。 整点报时电路 当时计数器在每次计到整点前六秒时，需要报时，这可用译码电路来解决。即 当分为59时，则秒在计数计到54时，输出一高电平去打开喇叭，使报时声呜叫6声，直至秒计数器计到58时，当秒计数到59时，则去驱动另一个喇叭输出而鸣叫1声。 图7为组合逻辑电路，当分钟为59分时，54s~59s输出端X2有效； X2 图7 整点报时电路 四、整体电路图 图8 数字电子钟逻辑整体电路图 五、器件清单 名称 个数 显示器DCD_HEX 7 计数器74LS160D 7 直流电源VCC 5V 7 与门NC7S08_5V 10 与非门NC7S00_5V 4 或门NC7S35_5V 5 交流电源150HZ、5V 1 接地Ground 1 开关 1 六、总结与体会 在做本次课程设计的过程中，我们按照电路参考图来连接各个元件，发现有好多元件找不到，也并不了解其使用和功能，如单次或连续脉冲模块、分频器中的CD4060、译码器74LS248。所以，我下组决定不能完全按照所给的电路参考图进行设计。我小组就在网上找了一些可以实现的方案来实现其模块的功能，选其最佳方案实现。整个过程花了不少时间，可当做完时才发现做这个数字钟是的一件事，主要是在调试时花了不少时间，其间换了不少器件，有的器件在理论上可行，但在运行中就无法看到效果，所以调试花了我不少时间，有时无法找出错误便更换器件重新接线以使电路正常运行。在实际的操作过程中，能把理论中所学的知识灵活地运用起来，并在调试中会遇到各种各样的问题，电路的调试提高了我们解决问题的能力，学会了在设计中独立解决问题，也包括怎样去查找问题。似乎所有的事都得自己新手去操作才会在脑海中留下深刻的印象，这个小小的课程设计让我可以熟练的操作软件，也了解了不少器件的功能的应用，也加深了对数字电路认识和理解。本次课程设计主要是用软件仿真，我们的能力还有待提高。 信息科学与技术学院