数字电子技术第26讲 5.45.5 中规模集成计数器及其应中规模时序逻辑电路的分析.pptVIP

* * 1. 构成分频器 5.4 中规模集成计数器及其应用 2.　组成数字钟计数显示电路 5.4.3 计数器的应用实例 5.5 中规模时序逻辑电路的分析 5.5.1 MSI时序逻辑电路的分析步骤 5.5.2 分析举例 本章小结 结束 放映 复习 　　实现同步N进制计数器的级联法 ？ 　　实现同步N进制计数器的脉冲反馈法？ 5.4.3 计数器的应用实例 1. 构成分频器 　　分频器可用来降低信号的频率，是数字系统中常用的电路。 　　分频器的输入信号频率fI与输出信号频率fO之比称为分频比N。N进制计数器可实现N分频器。 　　程序分频器是指分频比N随输入置数的变化而改变的分频器。用集成计数器实现的程序分频器，在通信、雷达和自动控制系统中被广泛应用。具有并行置数功能的计数器都可以构成程序分频器。 　　表5-14 74LS161的功能表 同步并行置数 CO= Q3 Q2 Q1 Q0 CTT CP上升沿有效 清零功能最优先 图5-40 程序分频器（分频比N为1~256 ） CC4516为可逆4位二进制计数器 接成减法计数器（U/D＝0） 当高、低位计数器均减为0时 0 0 1 分频器的输出信号fO 改变预置数的值，可以改变分频比。 　　当前置数值S7S6S5S4S3S2S1S0则该程序分频器的分频比N=？ 132＝8×16＋3＋1 2．组成数字钟计数显示电路 　　通常数字钟需要一个精确的时钟信号，一般采用石英晶体振荡器产生，经分频后得到周期为1秒的脉冲信号CP。 图5-41 数字钟“秒”计数、译码、显示电路 　　个位十进制×十位六进制＝六十进制加法计数器 进位信号 BCD-七段显示译码器7448，输出为高电平有效 。 选共阴型数码管BS201。 仿真 5.5 中规模时序逻辑电路的分析 5.5.1 MSI时序逻辑电路的分析步骤 　 可以采用与分析MSI组合逻辑电路类似的划分功能块方法。 　 划分的功能块既有组合逻辑电路功能块，又有时序逻辑电路功能块。 　　如有必要，在对整个电路进行整体功能分析时，可以画出电路的工作波形。 图5-42 分析MSI时序逻辑电路的流程图 逻辑电路图 划分功能块 分析各块功能 分析整体功能 （1）将电路按功能划分成3个功能块 5.5.2 分析举例 　例5-2 分析图5-43所示电路的逻辑功能。设输出逻辑变量R、Y、G分别为红、黄和绿灯的控制信号，时钟脉冲CP的周期为10 S。 计数器 译码器 门电路 （2）分析各功能块电路的逻辑功能 8进制计数器 反码输出的数据分配电路 输出译码电路 图5-44 例5-2电路的工作波形 （3）分析总体逻辑功能,画出电路的工作波形。 　　在CP作用下，计数器循环计数，输出信号R持续30S，Y持续10S，G持续30 S，Y持续10S，周而复始。总体电路逻辑功能为交通灯控制电路。 　　该电路只是原理性的，与实用的电路有较大差距。实际的交通灯，黄灯（Y）通常只亮1～2秒，而红灯（R）和绿灯（G）通常要亮60秒左右，故其控制电路要复杂一些。读者可自行设计实际的交通灯控制电路。 　例5-3 分析图5-45所示电路的逻辑功能。 （1）将电路按功能划分成3个功能块 ⑵ 分析各功能块电路的逻辑功能 4位二进制数值比较器 门级组合电路 双时钟输入4位二进制可逆计数器 电路I：把输入的二进制数DA与标准值DB比较 电路Ⅱ：时钟输入控制电路。 若YAB =0，CP→CPU，加法计数； 若YAB =1，CP→CPD，减法计数； 若YA=B =1，CP被封锁，停止计数。 电路Ⅲ：可逆计数器。在CR脉冲的作用下每7个CP计数器复零。 （3） 分析电路的总体逻辑功能 　 设在CR作用下，计数器起始状态为0000。 以后，在每一个CP脉冲到来时， 　　若DADB，计数器加1； 　　若DADB，计数器减1； 　　若DA=DB，CP被封锁，计数器处于保持状态。 　 分析结果： 　　该电路是数字误差检测电路。电路可以在规定的时间内，检测输入的二进制数码与标准值的正负误差是否在规定的范围内。 *