数字电子技术基础第二章门电2014.pptx

数字电子技术基础 第二章 门电路 浙江理工大学信息学院 姜旭升 2014-9 本章主要讲述数字电路的基本逻辑单元－－门电路，有TTL逻辑门、MOS逻辑门。在讨论半导体二极管和三极管及场效应管的开关特性基础上，讲解它们的电路结构、工作原理、逻辑功能、电气特性等等，为以后的学习及实际使用打下必要的基础。本章重点讨论TTL门电路和CMOS门电路。 CMOS门电路原理 CMOS电路的电气特性 TTL逻辑电路 门电路应用 内容概要 使用高低电平来表达逻辑0或1。 正逻辑：高电平表示1，以低电平表示0； 负逻辑：低电平表示1，高电平表示0。 正逻辑与负逻辑 在弱电数字系统中，形成的规范是5v为高电平，0v为低电平。但一般在高低电平的某个允许范围内都认为具有明确的逻辑状态。如图所示。逻辑电路应该在任何时候保持确定的状态。但也有可能在受到干扰的情况下，电平进入不确定的状态，甚至发生状态错误。 高低电平 正逻辑电平范围 高低电平的实现 互补开关电路 CMOS逻辑门电路是在TTL器件之后，出现的应用比较广泛的数字逻辑器件，在功耗、抗干扰、带负载能力上优于TTL逻辑门，所以超大规模器件几乎都采用CMOS门电路，如存储器ROM、可编程逻辑器件PLD等。 国产的CMOS器件有CC4000(国际CD4000/MC4000)、高速54HC/74HC系列（国际MC54HC/74HC),此外还有兼容型的74HCT和74BCT系列（BiCMOS） CMOS门电路 MOS管工作原理及其开关特性 各类MOS管符号 MOSFET：Metal-Oxide-Semiconductor Field-Effect Transistor N沟道增强型MOSFET结构原理 共源接法增强型NMOS电路 N沟道增强型MOSFET工作原理 截至状态（CUT-OFF MODE） 栅极电压太小，不足以感应出导电沟道。 VGSVt, 开启电压。 N沟道增强型MOSFET工作原理 可变电阻区（Triode Mode ） VGS Vt ，VDS VGS -Vt N沟道增强型MOSFET工作原理 恒流区 Saturation or Active or Pinch-Off Mode VGS Vt , VDS=VGS-Vt N沟道增强型MOSFET工作原理 输出特性和转移特性曲线 PMOS的少数载流子导电沟道由“空穴”组成。需要在栅极和源极之间加负压才能感应出“空穴”沟道。输出回路的电流方向也是由源极至漏极。 增强型PMOS结构原理和工作特性 增强型NMOS管反相器与电压传输特性 开关等效电路 CMOS反相器（Complementary-Symmetry MOS Inverter） 由PMOS管T1和NMOS管T2构成互补对称电路。在输入Vi是低电平时，T1 导通而T2 截止，VDD 全部落在T2管的漏极和源极之间。输出为低电平。在输入为高电平时，T1截止而T2 导通，VDD全部落在T1管源极和漏极之间，输出低电平。 无论 vI 是高电平还是低电平，T1和T2管总是一个导通一个截止的工作状态，称为互补； 由于无论输入为低电平还是高电平， T1和T2总是有一个截止的，其截止电阻很高，故流过T1和T2的静态电流很小，故其静态功耗很小 CMOS反相器工作原理 CMOS反相器电压传输特性 CMOS与非门 CMOS或非门 CMOS与或非门 CMOS或与非门 带输出缓冲级的CMOS门电路 由于前面所述的门电路输出部分由若干个MOS串并而成。在不同的输入信号下，这些MOS管分别处于开关状态，造成输出电阻变化很大。负载特性取决于输入信号。所以在实际应用中，CMOS输入输出电路都带有反相器作为缓冲级。 CMOS缓冲器 三态门：三态输出门的输出状态除了0、1两个状态外，还有另一个“高阻”态。这种电路可以用于“共享总线”的数字系统中。如果把所有的输出电路全并联到一根导线上时，输出状态必然互相干扰，使电路功能错乱。使用三态门，就可以使不使用总线的输出电路信号从总线上隔离开。 CMOS缓冲器 三态门除了输入端，还有一个控制端。下图表明一个高电平有效的三态门。在控制端为0时，输出为高阻态。 三态门 低电平有效三态反相器 三态门 三态门总线结构 三态门应用 利用三态门进行数据的双向传输 三态门应用 用一对互补的MOS管可以构成一个双向开关。 CMOS传输门 T1导通区域 设RL RON， VIH＝ VDD， VIL＝0。C的高低电平为VDD和0，则： C＝0， C’＝1： 只要VI在0～ VDD之间变化， T1和T2同时截止，输入和输出为高阻态，传输门截止，输出Vo＝0。 C＝1， C’＝0： 在Vi 在0～ VDD时，若 0 Vi VDD-VGS(th)N，T1管导通，输出为Vo＝Vi； 若 |VGS(th)P|