利用FPA实现数字低通滤波器.docVIP

数字低通滤波器的FPGA实现 摘 要 随着电子技术的发展，当前数字系统的设计正朝着速度快容量大体积小重量轻的方向发展而且必须直接面向用户需求，根据系统的行为和功能要求，自上至下地逐层完成相应的描述中和优化仿真与验证，直到生成器件。因此在设计数字低通滤波器我们提出了一种采用现场可编码门阵列器件（FPGA）实现线性FIR数字滤波器的设计方案，并以一个十六阶低通FIR数字滤波器电路的实现为例说明了利用公司的系列芯片的设计过程。FIR滤波器的原理和指标进行分析，并以此为基础用VHDL语言对FPGA器件编程来实现一个16阶截止频率为1 KHZ的数字低通滤波器。硬件实现部分主要包括信号发生器，TLC549A/D转换器，FPGA器件FLEX10K，D/A转换装置TLC7528，以及模拟示波器。软件部分包括六个模块，控制模块，数据寄存模块，加法模块，计数模块，数据选择模块以及乘加模块。其核心部分是控制模块，通过对控制模块编程，使各个模块在相应的时序内实现A/D读入，转换以及数据的读出，再经数据寄存器来储存程序，经加法模块后来实现系数相同的两个采样值相加，以节省储存空间。加完后的采样值通过计数部分的片选信号与乘加模块的随机储存器部分对应系数相乘后输出，乘加模块里包括有反馈环节以及实现与前面乘加的结果进行累加的加法器，待完成8次累加后，把数据送到输出端，这时把输出结果加到D/A数模转换器上，实现把数字信号转化成模拟信号的工作。 验证过程如下：在输入端通过高频信号发生器输入一个模拟信号，经数字滤波处理后，接到示波器上，如果信号的最高频率小与滤波器的截止频率，则示波器上显示信号能顺利通过；反之，则信号不能通过。对于在FPGA中实现FIR滤波器的关键——乘加运算，给出了将乘加运算转化为查找表的算法。设计的电路通过软件进行了验证并进行了硬件仿真，结果表明：电路工作正确可靠，能满足设计要求： FPGA FIR滤波器Abstract With the development of electronic technology, present digital design of system being developed towards fast capacity heavy small light direction and must face the users needs directly, require according to behavior and function of system, have to is it chase layer finish corresponding description neutralization optimize emulation and prove to go to the fields by oneself, until producing the device. The principle and index of this text to linear phase place FIR are analyzed, realize with VHDL language to FPGA device programming first 16 steps close at frequency as the low coherent wave filter of figure of 1KHZ to come to based on this. The hardware realize that includes the signal generator, A/D TLC549, device FLEX10K of FPGA mainly partly, D/A TLC7528, and simulation oscillator. The part of the software includes six pieces of module, control the module, deposit the module in data, addition module, count module, datum choose the module and take advantage of and add the module. Its key part is to control the module, through being right to control module programming, make each module realize in corresponding time sequence A/D is read into, the reading of changing and