数字电路与逻辑计第二章集成逻辑门电路.ppt

2.3.2 其他类型的TTL门电路 1. TTL反相器 （1）A=0时，T2、T5截止，T3、T4导通，Y=1。 （2）A=1时，T2、T5导通，T3、T4截止，Y=0。 2. TTL或非门 （1）A、B中只要有一个为1，即高电平，如A＝1，则iB1就会经过T1集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y＝0。 （2）A＝B＝0时，iB1、iB1均分别流入T1、T1发射极，使T2、T2、T5均截止，T3、T4导通，输出为高电平，即Y＝1。 3. TTL与门和或门 在TTL与非门的中间级再加一个反相器，便可得到与门；在TTL或非门的中间级再加一个反相器，便可得到或门。 4. TTL与或非门 （1）A和B都为高电平（T2导通）、或C和D都为高电平（T‘2导通）时，T5饱和导通、T4截止，输出Y=0。 （2）A和B不全为高电平、并且C和D也不全为高电平（T2和T‘2同时截止）时，T5截止、T4饱和导通，输出Y=1。 5. TTL异或门 TTL异或门可由一个与门和两个或非门构成。 6. TTL集电极开路门（OC门） 在实际使用中，有时需要将多个与非门的输出端直接相连。靠导线的连接形成与功能的方式称为线与。 一般的TTL与非门是不能线与的。因为一个门输出为高电平而另一个门输出为低电平时，将有一个很大的电流从截止门的T4管流到导通门的T5管。 集电极开路门可以线与。集电极开路门简称OC门（Open Collector Gate）。它和普通TTL与非门的区别，就在于输出管的集电极处于开路状态，使用时需外接电阻。设n个OC门线与，后面带m个负载门，则外接电阻R的取值范围为： ≤R≤ 从上式可以看出，OC与非门的线与能用于实现与或非逻辑功能。 （b）图逻辑输出表达式为： 7. TTL三态门 三态门简称TSL（Three-State Logic）门，它是在普通门的基础上，加上使能控制信号和控制电路构成的。 （2）E＝0时，二极管D导通，T1基极和T2基极均被钳制在低电平，因而T2～T5均截止，输出端开路，电路处于高阻状态。 （1）E＝1时，二极管D截止， TSL门的输出状态完全取决于输入信号A的状态，电路输出与输入的逻辑关系和一般反相器相同，即：Y=A，A＝0时Y＝1，为高电平；A＝1时Y＝0，为低电平。 TSL非门的真值表 高阻 1 0 × 0 1 0 1 1 Y A E 输出 输入 控制 TSL门的应用： （a）作多路开关 结论： 电路的输出有高阻态、高电平和低电平3种状态。 E=0时，门G1使能，G2禁止，Y=A； E=1时，门G2使能，G1禁止，Y=B。 （b）信号双向传输 （c）构成数据总线 让各门的控制端轮流处于低电平，即任何时刻只让一个TSL门处于工作状态，而其余TSL门均处于高阻状态，这样总线就会轮流接受各TSL门的输出。 E=0时信号向右传送，B=A； E=1时信号向左传送，A=B 。 制作：胡 锦 姚凌江 吴 斌 普 通 高 等 教 育 “ 十五 ” 国 家 级 规 划 教 材 数字电路与逻辑设计 （第二版） 胡 锦 主 编 电子教案 制作：胡 锦 姚凌江 吴 斌 项莹莹 刘清波 高等教育出版社 学习要求：掌握基本逻辑运算和逻辑门电路的基本工作原理，数字集成电路的实际使用，理解TTL数字集成逻辑门、CMOS逻辑门及OC门 、TSL门的逻辑功能和应用，了解其它双极型逻辑门。 学习目标：本章介绍半导体器件的开关特性、分立元件门电路、TTL及COMS集成门电路。逻辑门电路是组成数字电路的基本单元电路。 重点难点：集成TTL与非门电路的基本工作原理及主要参数，TTL与COMS电路的应用及应用时的注意事项。 2.3 TTL集成门电路 目 录 本章小结 2.4 CMOS集成门电路 2.1 半导体器件的开关特性 2.2 分立元器件门电路 2.1 半导体器件的开关特性 逻辑变量的取值不是0就是1，数字电路中，与之对应的是电子元件的两种状态（截止或导通）。 半导体二极管、三极管和场效应管是构成这种电子开关的基本开关元件。 能实现这种两状态的电子元件称为电子开关。 1. 半导体二极管的开关特性 由伏安特性可知： 2.1.1 半导体二极管的开关特性 （1）截止条件：uD≤0.5V 截止时的特点：iD≈0 （2）导通条件： uD≥0.5V 导通时的特点：一个具有0.7V压降的闭合开关 当输入电压ui＝0V时，二极管截止，如同一个断开了的开关，输出电压：uo＝0V 当输入电压ui＝5V时，二极管导通，其导通压降uD≈0.7V，如同一个具有0.7V压降的闭合了的开关，这时的输出电压为： uo＝ui－uD＝(5－0.7)V＝4.3V 2. 产生反向恢复过程的原因 二极管由导通到截止及由