DSP控制原理及应用课件素材.doc

高等院校电子信息与电气学科特色教材 DSP控制器原理及应用 张小鸣 主编 清 华 大 学 出 版 社 北京 第1章 DSP概述 1.1 DSP概述 1.1.1 DSP的两种含义 1.1.2 DSP芯片组成的数字信号处理系统结构 图1-1 DSP数字信号处理系统结构框图 1.2 DSP芯片的发展历程 1.3 DSP芯片的主要应用领域 1.4 DSP芯片的分类 1.4.1 按数据格式分类 1.4.2 按用途分类 1.5 DSP芯片的主要特点 1.5.1 高集成度 1.5.2 低功耗 1.5.3 高速度 1.5.4 开发工具更加完善 1.6 DSP芯片与单片机的关系 1.6.1 DSP与MCU 1.6.2 冯·诺伊曼结构与哈佛结构 1.6.3 CISC与RISC 1.6.4 DSP与单片机融合技术 1.6.5 DSP与FPGA融合技术 1.6.6 JTAG仿真接口 图1-2 JTAG 标准接口 图1-3 JTAG 简化接口 1.7 数值运算基础 1.7.1 二进制补码的定义 1.7.2 二进制补码运算规则 1.7.3 二进制补码运算溢出问题 图1-4 n×n位乘法用循环加法实现子程序流程图 图1-5 2n/n位除法用循环减法实现子程序流程图 1.7.4 小数点定标与Q表示法 1.7.5 二进制补码的真值 1.7.6 二进制浮点数表示法 图1-6 3字节浮点数自定义格式 图1-7 4字节浮点数自定义格式 图1-8 IEEE单精度浮点数自定义格式 1.7.7 二进制定点数位长扩展与符号扩展 1.7.8 二进制定点数与十进制实数的转换公式 16位二进制定点数与C语言int型变量之间的转换 习题与思考题 第2章 CPU结构和存储器配置 2.1 TMS320LF2407A DSP结构 2.1.1 TMS320LF2407A结构框图 图2-1 TMS320FL2407A 功能框图 2.1.2 TMS320LF2407A引脚图 图2-2 TMS320LF2407A 引脚图 2.1.3 TMS320LF2407A引脚功能 2.2 TMS320LF2407A总线结构框图 2.2.1 哈佛总线框图 图2-3 TMS320C2xx总线结构框图 2.2.2 多存储器存取与双存取RAM 图2-4 双存取RAM单周期读写各1次示意图 2.3 TMS320LF2407A内部结构 2.3.1 TMS320LF2407A CPU功能模块结构 图2-5 TMS320LF2407A DSP CPU功能模块框图 2.3.2 C2xx DSP内核结构图 图2-6 TMS320C2xx CPU结构图 2.3.3 中央算术逻辑单元CALU及累加器ACC 图2-7 TMS320C2xx ARAU和AR结构图 2.3.4 输入定标移位器 2.3.5 输出定标移位器 2.3.6 乘法器 2.3.7 辅助寄存器算术单元ARAU与当前AR 2.3.8 状态寄存器ST0和ST1 图2-8 ST0各位定义 图2-9 ST1各位定义 2.4 TMS320LF2407A存储器与I/O空间 2.4.1 存储器映射图 图2-10 TMS320LF2407A 内存及I/O空间映射图 图2-11 2407/LF2407A的程序存储器映射 2.4.2 数据存储器与外设寄存器映射图 图2-12 TMS320LF240x片内外设寄存器映射 图2-13 数据存储器的页面 2.4.3 I/O空间映射图 图2-14 TMS320LF2407A I/O空间地址映射图 2.4.4 外部程序存储器扩展技术 图2-15 外部程序存储器接口实例 2.4.5 数据存储器扩展技术 图2-16 外部数据存储器扩展电路 2.4.6 I/O空间扩展技术 图2-17 I/O空间扩展电路 2.5 程序地址控制 2.5.1 程序地址生成器 图2-18 TMS320C2xx 程序地址生成器框图 2.5.2 硬堆栈与微堆栈 习题与思考题 第3章 寻址方式与指令系统 3.1 寻址方式 3.1.1 立即寻址方式 图3-1 示例3-1中的指令寄存器内容 图3-2 示例3-2中的指令寄存器内容 3.1.2 直接寻址方式 图3-3 数据页地址 图3-4 采用直接寻址方式的指令寄存器（IR）内容 图3-5 采用直接寻址方式产生的数据存储器地址 3.1.3 间接寻址方式 图3-6 间接寻址方式中指令寄存器（IR）内容 图3-7 间接寻址—无增量或无减量示例 图3-8 间接寻址—变址加1示例 图3-9 间接寻址—变址减1示例 图3-10 间接寻址—