锁相环课设报胡永泉.docxVIP

《锁相环》大作业及课程设计报告 Multisim仿真报告基于LM565/NE565的锁相调频与鉴频电路姓名：胡永泉班级：卓越电子1201 学号：120910122指导老师：叶建芳东华大学信科学与技术学院通信与电子信息工程系目录ContentsPart 1 原理介绍………………………………………………………… LM565/NE565内部电路原理调频鉴频电路原理Part 2 仿真过程…………………………………………………………仿真电路测试电路步骤Part 3 其他方法探索……………………………………………………Spic模型仿真集成PLL模块Part 4课设总结及感想………………………………………………Part 1 原理介绍LM565/NE565内部电路原理LM565/NE565都是单片低频锁相环芯片，内部原理图虽然不同，但是对外特性相同，之所以名称不同是因为生产厂商不同。下面将分别介绍这两种芯片以作比较。LM565芯片这款芯片是美国国家半导体（National Semiconductor）设计生产，现已被TI公司收购，因此我是在TI官网上找到的datasheet。芯片内部原理图如下：这是官方给出的内部原理图，可以看到，在图中有几处三极管比较特殊，如上图红框内标注所示。这部分的管子可能和实际制造的工艺有关，实现难度较大，具体会在下面仿真部分提到。由于官方并未对上述内部原理图进行解释或分析，而NE565找到了相关的资料，因此我将着重介绍下面的NE565芯片内部原理。事实上，LM565和NE565的内部原理图虽然乍一看上去相差甚远，但其实现原理是差不多的，基本模块都是相同的。这一点，是我随着仿真过程的深入得出来的结论。NE565芯片放大PD169854327LPF施密特触发器恒流源VCO上述是NE565的内部原理图，相应的功能模块已在上图中用红色字体标出，另外，因为《集成锁相换路》这本书对其进行了详细的说明，因此我没有必要再重述。下面我将书中的相关解释贴出来，着重对其进行理解和解释说明。这段话中说明了VCO和PD鉴相器之间需要外接线才能连在一起，对应图中的9脚（压控输出端）和2脚（PD输入端）。上面这段话很清楚的分析了信号经过VCO经施密特触发器，再到PD鉴相器输出的情况，进一步的，我简单得出两点结论：（1）9脚接的时基电容充放电会产生相应的波形——三角波（2）4脚施密特触发器输出方波，即：三角波方波上面的总结可以用于电路调试时观察输出波形。再往下是时基电容、电阻的计算公式：在下面的外围电路说明中我们将利用这个公式进行验证。调频鉴频电路原理1、双电源调频电路：如上图所示,为实际应用LM565设计的调频电路。（1）各引脚作用说明: 2脚为晶振的输入端Vi_uc 8脚为调制信号输入端Vi_uf 4脚5脚为已调信号输出端Vo_FM 6脚为参考点位输出端Vt_REF（2）时基电容、时基电阻决定自由振荡频率9脚的时基电容C20=100pf 8脚时基电阻：是由R16和R15共同决定的，调制信号之所以从两个电阻中间输入，估计是要分压。这里不妨就取时基电阻为5k以示说明按照上面提到的公式，可以算出自由振荡频率为：F=1.2/(4*100*10e-12*5e3)=150kHz这与我们在硬件部分所做的将其振荡频率调节为“100kHz”是相吻合的。（3）环路滤波器：环路滤波器采用超前滞后滤波器（无源比例积分滤波器），电容是图中C18，电阻是芯片内部为3.6k欧姆，因此可计算出截止频率：F=1/(2*pi*(R1+R2)*C1)=20Hz【注意】：因此，其截止频率的选择使得调制信号的频率在带外。确实验证了PLL在作调频电路中需要工作在“窄带”的结论，即只跟踪载波中心频率。2、双电源鉴频电路：如上图为应用LM565设计的鉴频电路。 1）各引脚作用说明: 2脚为已调信号输入端Vi_FM 4脚5脚为鉴频电路自由振荡频率测试端Vt_Vout 6脚为参考点位输出端Vt_REF 7脚为鉴频输出端Vo_uf2）环路滤波器的设计环路滤波器采用超前滞后滤波器（无源比例积分滤波器），截止频率：F=1/(2*pi*(R1+R2)*C1)=20KHz其截止频率的选择应该使得调制信号的频率在带内。除此之外，还可以通过电阻分压将上述电路改为单电源供电，这部分在小组成员：李翀和刘强的实验报告中已经详细介绍，不是本仿真报告的重点，因而略去。Part 2 仿真过程仿真电路【方案一】按照LM565的datasheet搭建内部电路虽然NE565分析比较透彻，但是官方手册并未给出具体电阻值，相比于LM565要困难的多，因此我采用照着LM565的datasheet中原理图进行搭建：注意到上述电路中的一些特殊三极管的用