AMD“Bulldozer”“Bobcat”架构解读.doc

  1. 1、本文档共12页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
AMD“Bulldozer”“Bobcat”架构解读

AMD“Bulldozer”“Bobcat”架构解读 张健浪《微型计算机》2010年10月上2010-11-15 每一次的微处理器革命,都是由微架构的转变而引发,在三年前,Intel Core微架构将CPU指令效能推向新的制高点,一举扭转了被动的局面、重新在市场上确立王者地位。不过这一次,革命的“接力棒”转移给了AMD。 8月24日,美国加州帕洛阿尔托市举行了第22届Hot Chips高性能芯片会议,AMD的总设计师Mike Butler和Brad Burgess均出席会议,他们详细披露了新一代微架构的“推土机”(Bulldozer)、“山猫”(Bobcat)的大量技术细节,并宣布AMD将于 下一个年度推出相关产品,这也标志着AMD从此进入到一个新的起点。 微架构:CPU的基石 微架构是处理器平台的基础,所谓微架构,实际上是指CPU处理指令的模式,比如指令的预取、解码、预测、执行,整数单元、浮点单元的设计,核心与核 心之间的协同耦合等等。这些要素构成微处理器的基础,一旦确立就不会再作大的改动,而只是在半导体生产工艺、缓存设计方面下功夫。 由于微架构决定了处理器的工作方式,它直接决定了处理器的特性,包括性能极限、功耗、制作成本等要素,假如微架构设计糟糕,那么即便生产工艺如何先 进、缓存如何巨量,都于事无补——前车之鉴就是Intel饱受诟病的Netburst、也就是Pentium 4体系。相反,如果微架构十分优秀,那么较少的缓存、落后的制作工艺,都可以有表现更好的产品——比如与Pentium 4同时代的AMD处理器。 或许也是受到Netburst刺激,Intel在代号为“Merom”的Core架构中走到非主频的另一个高峰,它将提升指令效能作为第一要务,首 次在X86处理器中实现4路指令解码,这项设计令Core微架构展现出惊人的计算效率,并让Intel重新获得全方位的领先优势。在这以后,Core架构 已经过两代改良,而且Intel将在2011年推出的Sandy Bridge,将会是它的第三代改良,在本质上,同第一代Core架构并没有什么不同。 与此构成鲜明对比的是,AMD现今的所有处理器,其实都还是沿用2003年推出的K8微架构,也许你会认为AMD在2007年发布了更新的K10架 构,但K10只不过是K8的改良体,它的内核依然是K8体系——换言之,AMD的K8架构用到现在已经整整8年有余,这同处理器产品、制作工艺的快速更新 换代构成了鲜明的对比。在AMD的规划中,它们本该在2007年时候推出新一代革命性的微架构,但出于种种缘由,它们最后只是搞出小修小补的K10,至于 所谓“革命性的新架构”则是年复一年一拖再拖,以至业界完全对此丧失了兴趣。好在AMD在这期间成功并购了ATI,通过图形技术来弥补自身不足,尤其是这 两年随着图形领域的强势,AMD在整个计算平台市场上重新恢复强势地位,并在如消费级移动市场等许多领域都给Intel带来麻烦。 图1 Intel Core微架构,它的高性能奥秘主要就在于可并行解码四条指令。 假如AMD要完全恢复与Intel的对等竞争地位,推出新一代架构几乎是唯一的方法——Bulldozer和Bobcat架构的适时出台,便是这样 的一个积极信号,针对桌面和服务器用户的Bulldozer,只要能够在现行K10处理器基础上提升20%的性能,就足以给Intel带来重大威胁;而针 对超便携平台的Bobcat,在面对Atom时应该可以很轻易打出性能牌。 图2 Bulldozer和Bobcat架构分别面向高性能、桌面市场和超移动市场。 这种美好的期许是否会成为未来的现实?现在,就让我们深入地了解Bulldozer和Bobcat具有哪些特性。 Bulldozer:四路并行解码与多内核制胜 每个时钟周期能并发执行多少条指令,这个硬指标决定了CPU的指令效能——并发3条与并发4条的区别就是高达33%的性能差距。 四路并行解码 长期以来,我们都知道诸如ARM、PowerPC、MIPS等RISC架构的处理器,在指令性能上都远高于同时代的X86芯片,原因就在于RISC 体系的指令系统是经过精简优化的,20%的常用指令具优先权,余下80%指令处于次级地位,那么在微架构的设计中,RISC芯片可以轻松做到4发射、也就 是并发执行4条指令,而不会影响到频率的提升。与此形成鲜明的对,X86是一种复杂的原始指令,在过去的30年间它都只停留在3指令发射阶段,一旦提高到 4指令发射就会严重影响到频率的提升。 Intel的Netburst和AMD的K8体系都是3指令发射,前者不幸拥有长流水线,导致指令效能十分低下。实际上Intel很快就意识到 Netburst存在的问题,它让以色列的研发部门完成下一代架构“Merom”、也就是现在的Core架构的设

文档评论(0)

cgtk187 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档