第一章_计算机基础_微型计算机原理与应用_电子教案_教学课件.ppt

2. D触发器 D触发器的逻辑符号如图1.16所示。其中D为数据输入端，CP为时钟脉冲输入端，Q和 Q 分别是两个反相输出端。D触发器由6个“与非”门构成，除了基本的R- S触发器之外增加了维持--阻塞引导电路。 当数据输入端D输入1（高电平），且CP脉冲到来时，Q端输出高电平，Q 端输出低电平，CP脉冲消失，数据1保持。当数据输入端D输入0（低电平），且CP脉冲到来时，Q端Q 输出低电平，Q 端输出高电平，即存入0。RD和SD分别是复位端和置位端，电平有效。输出与输入端的状态相同，如表1.12所示。 表1.12 D触发器状态表 D Q 0 1 1 0 图1.16 D触发器 1.4.4 组合逻辑电路 由基本逻辑门电路构成的具有一定功能的电路，常见的有算术逻辑部件和译码器等。 1.半加器 简单半加器由“异或”门和“与”门构成，如图1.17所示。“异或”门产生“和”S，“与”门产生“进位”C。两个输入端，不能考虑进位。其中S称“半加和”，C称“半进位”。真值表如表1.13所示。逻辑表达式如下: S=A B=AB+AB C=AB 表1.13 半加器真值表 A B S C 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 表1.14 全加器真值表 Ai Bi Ci-1 si ci 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 2. 全加器 可由“异或”门和“与非”门构成，如图1.18所示，真值表如表1.14所示。 Ai、Bi：本位两加数，Si：本位“和”，Ci：本位进位，Ci-1：低位进位。 全加器逻辑表达式： Si=Ai?Bi?Ci-1 Ci=(Ai?Bi)Ci-1+AiBi 若把几个全加器连接起来，构成n位的加法器，如图1.19所示。其中第0位也可使用半加器。 3. 译码器 用来把一种代码或数值转换成另一种代码或者控制信号。例如存储器地址译码。这种电路称为译码器，可提供唯一的或多位输出。 图1.20所示是将三位代码转换成8种输出状态的3-8译码器，由“与”门构成，常用作存储器地址译码器，真值表如表1.15所示。这种译码器也可用“与非”门构成，其输出与图1.20所示的输出相反。另外，译码器也可以排列成阵列，如图1.21所示，称为译码矩阵。另外，译码电路也可用二极管构成。 表1.15 全加器真值表 C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1.4.5 时序电路 在时序信号的控制下一拍一拍地工作。例如寄存器、计数器