原创力文档- 1、本文档共9页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
SRAM接口
SRAM接口实例
本例中使用Avalon Memory-Mapped (Avalon-MM) tristate slave 扩展自定义异步SRAM：
运行环境：Quartus II 7.2 / NIOS II 7.2
STEP1：在SOPC Builder 中新建一个元件，不用添加HDL文件；
STEP2：在Signals页中添加SRAM 需要的控制信号；
设置地址和数据宽度（这里的地址宽度是SRAM芯片的地址宽度。）
接口类型为tristate slave。
STEP3：Interfaces页，设置读写信号建立、保持时间（参考SRAM的DATASHEET）；
STEP4：完成建立元件；
STEP5：在Quartus II 中打开脚本sram_hw.tcl文件。
STEP5：下图中画线的两个参数对NIOS II 中软件编译有影响。
将“isMemoryDevice”修改为“true”。
保存文件，返回SOPC Builder。
STEP 6：建立CPU系统。如果SRAM和FLASH的有引脚共享，将SRAM和FLASH接在同一个三态桥上，并设置三态桥的共享特性。
STEP 7：在Quartus 中建立BDF文件，并分配引脚，编译。
FLASH为数据为16位，三态桥的A1接至FLASH芯片的A0，三态桥的A0不接（参照Avalon Interface Specifications 的 52页）。
注意：关闭增量编译
STEP 8：通过SOPC运行NIOS II
新建工程，并查看工程属性。
在Read/write data memory 中选择SRAM（如果STEP 5中没有修改“isMemoryDevice”的值，此处不可选）。
STEP 9：完成。
文档评论（0）