高速低功耗SRAM中灵敏放大器的设计.docVIP

编号： 南阳师范学院20届毕业生 毕业论文 题 目：完 成 人： 班 级：学 制： 专 业： 指导教师： 完成日期： 目 录 摘要 （1） 1 引言 （1） 2 灵敏放大器的设计 （2） 2.1运放型灵敏放大器结构 （2） 2.2交叉耦合型灵敏放大器结构 （3） 2.3锁存型灵敏放大结构 （3） 3实际灵敏放大器及数据通路的设计 （8） 4结论 （11） 参考文献 （11） Abstract （12） 高速低功耗SRAM中灵敏放大器的设计 作 者：陈萍莉 指导老师：黄义定 摘要：本文对比分析了运放型、交叉耦合型和锁存器型灵敏放大器三种不同的SRAM灵敏放大器的基本结构并通过仿真比较了它们的优缺点，在此基础上设计了读出放大时间在最坏情况下需0.5ns，静态维持功耗约为0.1mW的SRAM灵敏放大器。 关键词：灵敏放大器;静态存储器;仿真;高速;CMOS 1 引言 与单元位线通过转接栅相连的灵敏放大器是SRAM中的关键部件。它对整个存储电路的性能有着极其重要的影响。由于SRAM电路具有天生的差分特性，通常所用的灵敏放大器都采用差分输入的结构。差分输入结构具有优良的抗噪声性能，这种结构能提供很好的共模抑制比（CMRR）和电源抑制比（PSRR）[1]。 典型的灵敏放大器的输出波形如图1所示。图中输出曲线在放大起始阶段电压相等，在放大期间差模电压越来越大，此时灵敏放大器的放大MOS管工作在饱和区，放大器工作在线性放大区。 图1 典型的灵敏放大器的放大曲线 SRAM中的灵敏放大器普遍采用差分式电压放大模式。在这种模式下的放大器可分为运算放大型，交叉耦合型及锁存器型三种。 2 灵敏放大器的设计 2.1运放型灵敏放大器结构 典型的运放型灵敏放大器的结构示意图如图2所示，其中BL和BLB为放大器的两个差分输入端，即对应于存储单元的两条位线BL与BLB，DATA与DATAB为放大器的两个输出端，分别对应于存储单元中所存储的数据和数据的反信号。 图2 运放型灵敏放大器的基本结构 图中MOS管M1、M2、M3、M4与电流源ISS组成典型的运放结构，其中M1、M2组成基本的差分对管，M3、M4构成电流镜负载，ISS为尾电流源，为放大电路提供稳定的工作电流。 运放型灵敏放大器结构是一种源级耦合的结构，为了在不增加面积和功耗的基础上增大其放大能力，图中使用M3与M4构成的有源电流镜负载代替了传统的电阻负载。 这种CMOS运放型差分放大器有如下特点：运放型结构的放大倍数大，灵敏度高，但速度慢，经过仿真，其放大时间约为1.5ns左右。运放型灵敏放大器的另一个缺点是单边输出全摆幅信号，使用时经常成对出现，占用了大量的版图面积。并且运放型灵敏放大结构存在大的静态电流。 2.2交叉耦合型灵敏放大器结构 第二种灵敏放大器的结构类型为交叉耦合型灵敏放大器。由于SRAM中灵敏放大器对速度的要求放在第一位，而对放大倍数的要求则放在其次，一般要求达到10至100即可[2]。基于这一点来说，运放型结构灵敏放大器的高增益与低速度成为其不能广泛使用的一个瓶颈。交叉耦合型灵敏放大器的出现弥补了运放型结构的缺点。其结构如图3所示。 图3 交叉耦合型灵敏放大器结构 交叉耦合结构速度较快的原因是存在一个由两只PMOS管M3、M4构成的正反馈。SE信号用来控制开关管M5的导通，即控制整个放大电路的开关。这样当且仅当放大电路需要工作时才打开M5管，可以节约相当一大部分的功耗。 交叉耦合型结构器优点是速度快，仿真的表明约为0.7ns，缺点是增益低，灵敏度低，放大功耗大。 2.3锁存型灵敏放大结构 第三种结构类型放大器是锁存器型灵敏放大器，这是一种不同于以上两种工作方式放大器结构。它由于自身的突出优势和独特的放大方式，被广泛的运用于灵敏放大器结构之中。 (1) 基本的锁存类放大结构 图4是基本的结构。这种结构的核心是一个相互耦合的反相器对[3]，即通常所说的锁存器，它是一个正反馈结构有利于加快放大速度。BLB与BL端即是输入端也是输出端。 图4 锁存型灵敏放大器的基本结构 当SE为高时，M5管导通，电路开始处于工作状态。此时BL与BLB尚处在一个平衡状态， BL与BLB之间还接有一个起平衡作用的平衡管，可以将锁存器状态保持在其亚稳态点，即锁存器增益最大的工作点。此时若BL与BLB开始形成差分信号，则会立即由正反馈形成快速的放大作用，BL与BLB达到高低电平，此时对锁存器的两边电路来说，每边仅有一个MOS管导通，从电源至地没有直接的直流通路，其静态功耗为零。 (2) 差分锁存型灵敏放大结构[4] 图4电路的一个最大的特点，对SRAM电路来说也是最大的缺点