第7章时序逻辑设计原理(4).pptVIP

例：时钟同步状态机分析（J-K触发器） 时钟同步状态机设计 7.4 时钟同步状态机设计 根据命题构造状态/输出表(图) 状态化简（状态最小化） 状态编码（选择状态变量） 建立转移/输出表，得到转移方程和输出方程 选择触发器作为状态存储器 （构造激励表），得到激励方程 画逻辑电路图 设计一个3位二进制模8计数器 Y = X· Q2 · Q1 J1 = (X’· Q2’)’ K1 = (X· Q2’)’ J2 = X’· Q1 K2 = (X’· Q1’)’ 1、由电路得到激励方程 2、由电路得到输出方程 = X+Q2 Q1 Q2 J1 K1 K2 J2 CP X Y J Q CLK K Q J Q CLK K Q FF1 FF2 3、得到状态转移方程 J-K触发器特征方程为：Q* = J·Q’ + K’·Q Q1* = J1· Q1’ + K1’· Q1 = (X+Q2)· Q1’ + X· Q2’· Q1 = Q2·Q1’ + X·Q1’ + X·Q2’·Q1 = X’· Q1· Q2’ + X’· Q1’· Q2 Q2* = J2· Q2’ + K2’· Q2 Y = X· Q2 · Q1 J1 = (X’· Q2’)’ K1 = (X· Q2’)’ J2 = X’· Q1 K2 = (X’· Q1’)’ 1、由电路得到激励方程 2、由电路得到输出方程 = X+Q2 4、由状态方程和输出方程列转移/输出表 Q1* = Q2·Q1’ + X·Q1’ + X·Q2’·Q1 Q2* = X’· Q1· Q2’ + X’· Q1’· Q2 Y = X· Q2 · Q1 0 0 1 0 1 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 转移/输出表 X Q2 Q1 Q2* Q1* Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Q2Q1 0 0 0 1 1 0 1 1 X 0 1 00, 0 10, 0 11, 0 00, 0 01, 0 01, 0 01, 0 00, 1 Q2*Q1*, Y X’· Q2’· Q1 + X’· Q2· Q1’ 00 1/0 0/0 5、画状态图 Q2Q1 0 0 0 1 1 0 1 1 X 0 1 00, 0 10, 0 11, 0 00, 0 01, 0 01, 0 01, 0 00, 1 Q2*Q1*, Y 01 1/0 1/0 10 0/0 11 0/0 0/0 1/1 X/Y 状态00：开始判断 状态01：输入一个1 状态10：连续输入10 状态11：连续输入100 逻辑功能：1001序列检测器 输入端连续输入1001时，输出1 下一 状态 逻辑 F 状态 存储器 时钟 输出 逻辑 G 输入 输出 时钟 信号 激励 当前状态 1、逻辑抽象，得到状态图（表） 2、状态编码 取自然二进制数 000~111作为 S0 ~ S7 的编码 对时钟信号计数，可不用输入 —— Moore机 取进位信号为输出变量 需要8个有效状态 S0/0 S1/0 S3/0 S4/0 S2/0 S5/0 S7/1 S6/0 000 111 110 101 001 010 011 100 3、构造转移/输出表，求取 转移方程 和 输出方程 S0/0 S1/0 S3/0 S4/0 S2/0 S5/0 S7/1 S6/0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Q2 Q1 Q0 Q2*Q1*Q0* C S0 S1 S2 S3 S4 S5 S6 S7 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 1 000 111 110 101 001 010 011 100 0 1 Q1Q0 Q2 Q0* 00 01 11 10 1 0 0 1 1 0 0 1 3、构造转移/输出表，求取 转移方程