基于FPGA的等精度频计的设计.docVIP

基于FPGA的等精度频率计的设计 摘? 要 本文提出了一种采用VHDL语言在FPGA（EP1C12Q240C8）平台上设计实现等精度频率计的方法。该方法设计的频率测量系统在对频率变化范围较大的信号进行频率测量时能够满足高速度、高精度的测频要求。系统的软件设计、编译、调试、仿真以及下载工作采用QuartusⅡ6.1完成。该等精度频率计的测量频率值采用VGA显示，同时显示10秒内频率的测量情况，具有良好的人机界面。 关键词： FPGA?、VHDL、等精度、频率计、VGA ABSTRACT This paper mainly introduces a method which uses VHDL language in the FPGA (EP1C12Q240C8) platform designed to achieve the frequency accuracy. This method is designed frequency measurement system in the frequency range of the signal frequency measurements to meet the high-speed, high-precision frequency measurement requirements. System software designing, compiling, debugging, simulation, and downloading the work are all completed by the use of Quartus Ⅱ 6.1.The system uses VGA display to show the measured value of the frequency of precision, at the same time it shows the frequency of measurements in 10 seconds.This design has a good man-machine interface. And has realized broad band measurement and can meet the request of high speed and high degree of accuracy. Keywords FPGA,VHDL, Precision survey,frequency meter,VGA 目录 引言 - 3 - 1.原理分析 - 4 - 1.1等精度频率测量原理 - 4 - 1.2误差分析 - 5 - 2.概述 - 6 - 2.1 FPGA可编程逻辑器件 - 6 - 2.2 VHDL硬件描述语言 - 7 - 2.3 Quartus Ⅱ 开发环境 - 8 - 2.4 E-PLAY-SOPC 系列开发板 - 9 - 2.5 EP1C12Q240C8 芯片 - 9 - 2.6 IP Core - 10 - 3.总体设计 - 10 - 3.1流程图设计 - 10 - 3.2系统设计框图 - 11 - 4详细设计 - 13 - 4.1 前端信号处理 - 13 - 4.2 分频器的设计 - 13 - 4.3 除法器的IP Core 调用 - 14 - 4.3.1 设计中的除法器应用 - 14 - 4.3. 2 除法器IP Core的调用方法如下： - 14 - 4.4 译码电路的实现 - 15 - 4.5显示模块的设计实现 - 16 - 4.5.1方案选择 - 16 - 4.5.2 VGA接口的原理 - 17 - 4.5.3 VGA接口的时序分析 - 18 - 4.5.4 VGA接口驱动波形仿真 - 19 - 4.5.5 VGA接口的驱动程序的设计实现 - 20 - 4.6系统综合及布局布线 - 22 - 4.7引脚分配 - 22 - 5.测试 - 23 - 5.1 测试仪器 - 23 - 5.2 测试数据 - 24 - 结论 - 24 - 致谢 - 25 - 参考文献 - 26 - 附录1 - 27 - 基于FPGA的等精度频率计的设计 引言 频率是常用的物理量，频率测量是电子测量技术中最基本的测量之一。在现代信号分析和处理领域中，高精度的频率测量有非常重要的意义。 常用的测频方法有计数法和周期法。计数法是在预制的闸门时间Tw内测量被测信号的脉冲个数Nx，进行换算得出被测信号的频率为fx=Nx/Tw。这种测量方法的测量精度取决于闸门时间和被测信号频率。当被测信号频率较低时将产生较大误差，除非闸门时间取得很大。周期法是在被测信号的一个周期Tx内，测量标准信号(周期Tc)ΔFs/Fs的周期个数Ns，进行换算得出被测信