《集积回路》PPT课件.pptVIP

2004年9月 新大　集積回路 集積回路 松澤　昭 2004年 9月 集積回路 1. VLSIとは？ 2．VLSIの設計から製造まで 3. ＭＯＳトランジスタとCMOS論理回路 4．メモリー回路 5. アナログCMOS回路 6. 回路?レイアウト設計 7. 論理設計とテスト 8. アナログ?デジタル混載集積回路 9. スケーリング則と低消費電力化設計 10．システムLSIとVLSIの今後 MOSFET MOS: Metal Oxide Semiconductor FET: Field Effect Transistor 　　　　電界効果トランジスタ CMOS: Complementary MOS 　　　　相補的MOS n-MOSとp-MOSの 　　　　組み合わせ MOSトランジスタ トランジスタの構造 半導体中を流れる電流 表面電位 キャリアの発生 しきい値電圧 電圧電流特性 リニア領域での電圧電流特性 飽和領域での電圧電流特性 MOSFET特性のまとめ 微細トランジスタの電圧?電流特性 トランジスタの主な定数 Vgs:ゲート?ソース間電位差 Vds:ドレイン?ソース間電位差 Id:ドレイン?ソース間電流 Vt:トランジスタのしきい電圧 k’:Transconductonce W:ゲート幅 L:ゲート長（チャネル長） トランジスタの動作 線形領域　Vds Vgs - Vt Id = (k’ W/L)[(Vgs - Vt)Vds - 0.5Vds2] 飽和領域　Vds Vgs - Vt Id = 0.5 (k’ W/L) (Vgs - Vt)2 しきい値電圧と漏れ電流 nMOSとpMOS nMOSとCMOSによるインバータ CMOS論理ゲート（インバータ） CMOS論理ゲート（インバータ） ゲートのスイッチング動作 　 CMOS論理回路 NANDゲート 　 CMOS論理 CMOS論理回路 CMOS論理の構成演習 ２入力NOR ３入力NAND (A + B)?(C +D) ((A + B)? C) + (D ? E +F) 演習の回答１ 演習の回答２ ((A + B)?(C +D))’ 演習の回答３(((A+B) C)+(DE +F))’ CMOSインバータの入出力 インバーターの遅延 　 遅延の近似計算例 Vout(t) = Vdd exp( -t / (Rn(t) + RL)CL) Vout(t1)= 0.9 Vdd , Vout(t2)= 0.9 Vdd 立ち下がり遅延時間　tf = t2 - t1 トランジスタサイズと遅延 ゲート遅延時間の近似式 Delay = CL L / Vdd W L:チャネル長 W:チャネル幅 遅延時間の短縮 トランジスタのサイズの工夫（Lを小さく、Wを大きく） 負荷容量CLを小さくする。（配線を短く） 負荷抵抗RLを小さくする。 電源電圧Vddを大きくする。 記憶の基本的な構成 受動素子の利用 情報を電荷としてコンデンサに貯える。 ダイナミックラッチ、DRAM 能動素子の利用 フィードバックループの利用 スタティックラッチ、SRAM 記憶素子（ダイナミックラッチDynamic Latch） ダイナミックラッチの動作 記憶素子（スタティックラッチ　Static Latch） スタティックラッチの動作１ スタティックラッチの動作２ スタティックラッチの構成 スタティックラッチの動き Master-Slave Flip Flop フリップフロップの動き Set-up TimeとHold Time 順序回路の構成 トランジスタと回路の詳細な解析 動作速度と消費電力 スケーリング則 配線遅延時間 動作速度 消費電力 LSI技術の黄金則：スケーリング則 スケーリング則の検証 配線容量 配線抵抗 配線遅延時間 配線のスケーリング ゲート遅延と配線遅延 CMOSの高性能化シナリオ 参考文献 1) Neil H.E. Weste and Kamran Eshraghian: Principles of CMOS VLSI Design - A systems Perspective -, Second Edition,, Addison Wesley, 1993. 情報系の学生が知っておくべき集積回路に関する知識が非常にわかりやすく述べられている名著．日本語訳：CMOS VLSI 設計の原理　ーシステムの視点からー，富沢，松山監訳，丸善，1988.（ただし，第１版の訳である）． 2) 菅野卓雄監修: CMOS超LSIの設計，培風館，1989． 3) Saburo Muroga: VLSI System Design - When and How to Design Very-Lar