- 1、本文档共21页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
一般集成电路中使用的无源元件电阻
常用集成电阻器 基区扩散电阻 发射区扩散电阻、埋层扩散电阻 基区沟道电阻、外延层电阻 离子注入电阻 多晶硅电阻、MOS电阻 * * 半导体 集成电路 学校:西安理工大学 院系:自动化学院电子工程系 专业:电子、微电 时间:秋季学期 集成电阻器 集成电容器 一般集成电路中使用的无源元件: 电阻、电容 常见的无源元件有 电阻、电容、 电感 w d L 氧化膜 p n P型扩散层 (电阻) 基区扩散电阻 氧化膜 p n n P型扩散层 (电阻) 基区扩散电阻 (Rs=100-200 / ) Rs为基区扩散的薄层电阻 L、W为电阻器的长度和宽度 端头修正 拐角修正因子 横向扩散修正因子 薄层电阻值Rs的修正 小阻值电阻可采用胖短图形 一般阻值电阻可采用瘦长图形 对大阻值电阻可采用折叠图形 VCC L w 氧化膜 p n P型扩散层 (电阻) 基区扩散电阻最小条宽的设计 设计规则决定最小条宽 工艺水平和精度 流经电阻的最大电流 取三者中的最大者 氧化膜 p 5~10% 如果LW, 可以忽略不记 如果工艺控制水平可使 由线宽引起的电阻相对误差η小于10%, 氧化膜 p n n 耗尽层 (反向偏压) 夹层电阻区域 夹层电阻 (RF=2-10K / ) n+ n N型扩散层 基区沟道电阻 Si SiO2 Leff L W 多晶硅电阻 导电层 绝缘层 氧化膜 p N+ 平板型电容 双极集成电路中的MOS电容器 铝电极 N-epi tox=100nm时,CA=3.45e-4pF/um2 30pF需约0.1mm2 特点: 1. 单位面积电容值较小 2. 击穿电压BV较高(大于50V) 隔离槽 N+ BV=EBtox 绝缘层的击穿电场强度(5~10)×106V/cm n 叠式结构电容 槽式结构电容 氧化膜 电容极板 金属引线 n DRAM中常用的电容 大电容结构 一般材料纯度在99.9%已认为很高了,有0.1%的杂质不会影响物质的性质。而半导体材料不同,纯净的硅在室温下:?=21400Ω·cm 如果在硅中掺入杂质磷原子,使硅的纯度仍保持为99.9999%。则其电阻率变为:?=0.2Ω·cm。因此,可利用这一性质通过掺杂质的多少来控制硅的导电能力。 半导体的导电能力随所含的微量杂质而发生显著变化
文档评论(0)