数电实验复习2017.docVIP

编码器与译码器 1.编码器与其级联： 2.译码器与其级联： 3.实验内容 二、用两块74LS138（3—8线译码器）级联实现4—16线译码器，画出连线图并验证其逻辑功能（记录真值表）。 三、用74LS138和74LS20双与非门设计下面的多输出函数，画出逻辑电路图并画出真值表。 四、一把密码锁有三个按键，分别为A、B、C。 当三个键都不按下时，锁打不开，也不报警； 当只有一个键按下时，锁打不开，但发出报警信号； 当有两个键同时按下时，锁打开，也不报警； 当三个键同时按下时，锁被打开，但要报警。 试使用74LS138和74LS20双与非门实现此逻辑电路并画出真值表 五、思考题： 设计一个5–32的二进制译码器 提示：用四片74LS138及一片74LS139（2–4译码器）组成一个树状结构的级联译码器。用74LS139的输入端做5–32译码器高二位输入端，74LS138的译码输入端做5–32译码器的低三位输入端。（注：74LS139是低电平输出） 数字钟 2. 是否六进制到九进制，每一个都可以不加器件用74LS90置零和置九实现？请一一判断，并写出能够实现的规律？ 答:六进制可以实现已经证明；七进制，若采用置零法，在7（0111）状态异步置零，不加器件不能实现，若置九，在6（0110）状态置九，QB、QC分别反馈至R91、R92，即不加器件可以实现；八进制0—7，若置零在8（1000）异步置零，可以R01接高电平，QD接回R02，若置九则在7（0111）状态置九，不加器件不能实现；九进制0—8，若采用置零法，在9（1001）状态异步置零，QA、QD分别接回R01、R02，可以实现，若采用置九法，则在8（1000）状态置九，可以R91接高电平，QD接回R02，便可实现九进制。 规律：设置置零或者置九的状态的BCD码中1的个数少于两个，则不加器件用74LS90可以实现，否则不能实现。 用74LS90实现6进制计数，逻辑电路图如下： 用两片74LS90实现100进制，15进制计数，逻辑电路图如下： 用74LS90实现15进制计数，画出逻辑电路图。注意：对于M进制，M数值用于清零，计数为0到M-1。 实验内容： 1、分别验证74LS90实现2、 5、10进制计数器 分别记录计数状态转换图 2、用一块74LS90实现8进制的计数器 画出电路逻辑简图并记录计数状态转换图 3、用两块74LS90实现100进制的计数器 4、用两块74LS90和74LS08实现36进制的计数器 5、用两块74LS90实现60进制的计数器（数字钟计数） 所有的输出都由数码管显示 三．加法器 1. 2. 实验内容 1.用74HC86和74HC00，分别按图一、图二搭建半加器和全加器电路，并验证逻辑功能； 2.用74HC283实现8421BCD至余3码的转换，验证三组数据。 3.用74HC283及适当门电路设计一个4位加/减法器 设A为被加数/被减数，B为加数/减数， S/D为和/差，M为控制变量， 令：M=0时，执行A+B；M=1时，执行A－B。 提示： M=0时，CI=0，M⊕B=0⊕B=B，A+B， M=1时，CI=1，M⊕B=1⊕B=B，A－B=A+B+1=A+B补。 4.用74HC283及74HC08实现两位二进制数乘法，验证两组数据。 A1 A0 × B1 B0 0 0 A1B0 A0B0→A3A2A1A0 + 0 A1B1 A0B1 0 →B3B2B1B0 S3 S2 S1 S0 5.试用74HC283及相应门电路实现一位8421BCD码加法器。分析： 用四位二进制数0000～1001表示十进制数0～9，即为二-十进制编码，简称BCD编码，其进位规则“逢十进一”； 四位二进制数有16种组合，进位规则“逢十六进一”，两者进位规则相差6(即0110) ； ③当和大于9(1001)或向高位有进位时,必须对结果进行修正（即加修正项0110）。 四，数据选择器 用8选1数据选择器74LS151设计三输入多数表决电路; 二、用两片74LS151实现逻辑函数: Y=Σm(6,7,8,11,13) 三、用双4选1数据选择器74LS153实现一位全加器； 四、试用一片8选1数据选择器74LS151产生逻辑函数： 五、试用 ? 双4选1数据选择器74LS153实现第四题。 六、试用数据选择器和计数器组成序列信号发生器，（