电气技术实践可编程逻辑器件FPGA用开发实验报告.docxVIP

电气技术实践 可编程逻辑器件FPGA应用开发实验报告姓 名 班 级 学 号 2016年12月电气技术实践报告PAGE \* MERGEFORMATi 目 录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc470609038 一、实验目的 PAGEREF _Toc470609038 \h 1 HYPERLINK \l _Toc470609039 二、实验要求 PAGEREF _Toc470609039 \h 1 HYPERLINK \l _Toc470609040 三、实验内容 PAGEREF _Toc470609040 \h 1 HYPERLINK \l _Toc470609041 四、实验代码及实验结果 PAGEREF _Toc470609041 \h 1 HYPERLINK \l _Toc470609042 1、4位二进制加法计数器 PAGEREF _Toc470609042 \h 1 HYPERLINK \l _Toc470609043 2、半加器 PAGEREF _Toc470609043 \h 3 HYPERLINK \l _Toc470609044 3、RS触发器 PAGEREF _Toc470609044 \h 3 HYPERLINK \l _Toc470609045 4、数码管十六进制计数器 PAGEREF _Toc470609045 \h 5 HYPERLINK \l _Toc470609046 5、跑马灯 PAGEREF _Toc470609046 \h 7 HYPERLINK \l _Toc470609047 6、键盘电路 PAGEREF _Toc470609047 \h 9 HYPERLINK \l _Toc470609048 7、LED点阵显示 PAGEREF _Toc470609048 \h 12 HYPERLINK \l _Toc470609049 8、多人抢答器 PAGEREF _Toc470609049 \h 18 HYPERLINK \l _Toc470609050 五、实验感想 PAGEREF _Toc470609050 \h 18电气技术实践FPGA报告PAGE \* MERGEFORMAT19一、实验目的1、熟悉使用可编程逻辑器件(Altera公司FPGA Cyclone系列EP1C6Q)。2、熟悉使用硬件描述语言VHDL。3、掌握FPGA集成环境(Altera公司FPGA QuartusII 9.0)开发流程。4、熟悉使用核心目标系统板与接口电路等工作原理及其功能模块绑定信息。5、熟悉并掌握下载线方式和下载文件的选择。二、实验要求 1、学习并掌握文本、图形等输入和时序、功能仿真方法。2、学习并熟悉门电路、组合电路、时序电路等单一模块功能。3、学习并设计各种不同状态机逻辑功能。4、学习并设计由单一模块→较多功能模块集成→系统集成方法。5、学习并选择多种模式显示(发光二极管显示、米字型数码管显示、七段数码管→动态扫描或静态扫描显示、LED点阵显示各种字符和图形或静止或移动等方式、LCD液晶显示各种字符和图形或静止或移动等方式)。6、根据自已的兴趣和愿望，可从以下给定的实验目录中选取或自已设定功能题目。7、实验数目没有要求，关键是看质量，是否是自已编写、调试、实现。三、实验内容 1、按指导书集成开发环境章节操作实现文本编程实例1和图形编程实例2全过程。2、任选门电路、组合电路、时序电路实验各完成一个其逻辑功能，其实现方案自已规定。在进行FPGA目标器件输入和输出引脚绑定时，输入引脚绑定高/低电平、单脉冲、各种分频连续脉冲等多种信号，输出引脚可绑定发光二极管、七段数码管、LED点阵等显示模式。3、在完成1位十进制计数器的基础上，可增加完成2或3等多位十进制计数器逻辑功能并用多位七段数码管来显示。4、用LED点阵显示任意字符、图形等信息。四、实验代码及实验结果1、4位二进制加法计数器（1）实验代码 library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity erjinzhi isport(clk, rst:in std_logic; q:out std_logic_vector(3 downto 0));end entity erjinzhi;architecture bhv of erjinzhi issignal q1:std_logic_vector(3 downto 0); begin process(rst,cl