课程设计（论文）基于数字电路的数字频率计设计.docVIP

PAGE PAGE 3基于数字电路的数字频率计设计（ 2013 ）级论文 （设计） 题目：基于数字电路的数字频率计设计 学院：电子工程学院 专业：电子信息工程 组长：指 导 老 师： 2016目录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc466232583 1.摘要 2 HYPERLINK \l _Toc466232584 2.数字频率计整体电路的设计原理与框图 2 HYPERLINK \l _Toc466232585 2.1 算法设计 2 HYPERLINK \l _Toc466232586 2.2 整体方框图及原理 4 HYPERLINK \l _Toc466232587 3.数字频率计各单元电路的设计 5 HYPERLINK \l _Toc466232588 3.1 放大整形电路 PAGEREF _Toc466232588 \h 6 HYPERLINK \l _Toc466232589 3.2 时基电路 7 HYPERLINK \l _Toc466232590 3.3 逻辑控制电路 8 HYPERLINK \l _Toc466232591 3.4 计数、锁存、译码显示电路的设计 9 HYPERLINK \l _Toc466232592 4.Proteus仿真 10 HYPERLINK \l _Toc466232594 5.总结 PAGEREF _Toc466232594 \h 13 HYPERLINK \l _Toc466232595 6.参考文献 PAGEREF _Toc466232595 \h 13 HYPERLINK \l _Toc295809060 附录 数字频率计总图 PAGEREF _Toc295809060 \h 14基于数字电路的数字频率计设计1摘要数字频率计是一门用十进制数字显示被测信号频率的数字量仪器，它的基本功能是正弦信号、方波信号、尖脉信号及其他各种单位时间内变化的物理量。本文粗略讲述了我们组的整个设计过程和收获。讲述了数字频率计的工作原理以及其各个组成部分，讲述了我们组在设计过程中对各个部分的设计思路、元器件的选择以及对它们的调试、对调试结果的分析，到最后得到的比较满意的实验结果的方方面面。关键字：数字电路，测量，仿真2数字频率计整体电路的设计原理与框图所谓频率，就是周期性信号在单位时间内变化的次数．若在一定时间间隔t内测得这个周期性信号的重复变化次数为n，则其频率可表示为 。若在闸门时间1S内计数器计得的脉冲个数为n，则被测信号频率等于nHz。数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。它一般由放大整形电路、时基电路、逻辑控制电路、闸门电路、计数器、锁存器、译码器、显示器等几部分组成。其基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。计数信号并与锁存信号和清零复位信号共同控制计数、锁存和清零三个状态，然后通过数码显示器件进行显示。2.1 算法设计频率是周期信号每秒钟内所含的周期数值。可根据这一定义采用如图2-1所示的算法。图2-2是根据算法构建的方框图。图2-1频率测量算法示意图计数电路闸门输入电路计数电路闸门输入电路闸门产生显示电路被测信号闸门产生显示电路 图2-2 频率测量算法对应的方框图在测试电路中设置一个闸门产生电路，用于产生脉冲宽度为1s的闸门信号。闸门信号控制闸门电路的导通与开断。让被测信号送入闸门电路，当1s闸门脉冲到来时闸门导通，被测信号通过闸门并到达后面的计数电路（计数电路用以计算被测输入信号的周期数），当1s闸门结束时，闸门再次关闭，此时计数器记录的周期个数为1s内被测信号的周期个数，即为被测信号的频率。测量频率的误差与闸门信号的精度直接相关，因此，为保证在1s内被测信号的周期量误差在10 ?3量级，则要求闸门信号的精度为10 ??量级。例如，当被测信号为1kHz时，在1s的闸门脉冲期间计数器将计数1000次，由于闸门脉冲精度为10 ??，闸门信号的误差不大于0.1s，固由此造成的计数误差不会超过1，符合5*10 ?3的误差要求。进一步分析可知，当被测信号频率增高时，在闸门脉冲精度不变的情况下，计数器误差的绝对值会增大，但是相对误差仍在5*10 ?3范围内。但是这一算法在被测信号频率很低时便呈现出严重的缺点，例如，当被测信号为0.5Hz时其周期是2s，这时闸门脉冲仍未1s显然是不行的，故应加宽闸门脉冲宽度。假设闸门脉冲宽度加至10s，则闸门导通期间可以计数5次，由于数值5是