第4章 嵌入式系统的存储器系统59.pptVIP

* * S3C2410A与28F128J3A的接口电路 * * 4.4?NAND?Flash接口电路 4.4.1?S3C2410A?NAND?Flash控制器4.4.2?S3C2410A与NAND?Flash存储器的接口电路 * * 4.4.1?S3C2410A?NAND?Flash控制器 1．S3C2410A NAND Flash控制器特性 S3C2410A可以在一个外部NAND Flash存储器上执行启动代码。为了支持NAND Flash的启动装载（boot loader），S3C2410A配置了一个“Steppingstone”的内部SRAM缓冲器。当系统启动时，NAND Flash存储器的前4KB被自动加载到Steppingstone中，然后系统自动执行这些载入的启动代码。 在一般情况下，启动代码将复制NAND Flash的内容到SDRAM中。使用S3C2410A内部硬件ECC功能对NAND Flash的数据的有效性进行检查。复制完成后，在SDRAM中执行主程序。 * * 2.S3C2410A NAND Flash控制器结构 NAND Flash控制器内部结构方框图 * * NAND Flash的操作模式 * * NAND Flash的自动启动模式的时序 NAND Flash控制器的内部结构方框图如图4.4.1所示。NAND Flash的工作模式如图4.4.2所示。 自动启动模式的时序如下： （1）完成复位； （2）当自动启动模式使能时，首先将NAND Flash存储器的前4 KB内容自动复制到Steppingstone 4KB内部缓冲器中； （3）Steppingstone映射到nGCSO； （4）CPU执行在Steppingstone 4KB内部缓冲器的启动代码。 注意：在自动启动模式，不进行ECC检测。因此，应确保NAND Flash的前4KB不能有位错误。 * * NAND Flash模式配置 （1）利用NFCONF寄存器设置NAND Flash配置； （2）写NAND Flash命令到NFCMD寄存器； （3）写NAND Flash地址到NFADDR寄存器； （4）在检查NAND Flash状态时，利用NFSTAT寄存器读/写数据。在读操作之前或者编程操作之后应该检查R/nB信号。 NAND Flash准备就绪/忙使能（输出） R/nB NAND Flash写使能（输出） nFWE NAND Flash读使能（输出） nFRE NAND Flash芯片使能（输出） nFCE 地址锁存使能（输出） ALE 命令锁存使能（输出） CLE 数据/命令/地址输入/输出端口（用数据总线分派） D[7:0] 配置 引脚 NAND Flash控制器的引脚配置 * * 4.4.2?S3C2410A与NAND?Flash的接口电路 与NOR Flash相比,NAND Flash的接口相对比较复杂。一些嵌入式处理器内部配置了专门的NAND Flash控制器,如S3C2410A。 S3C2410A与NAND Flash存储器K9F1208UDM-YCB0接口电路如图4.4.4所示。K9F1208UDM-YCB0的存储容量为64M字节，数据总线宽度为8位，工作电压为2.7V～3.6V,采用TSOP-48封装。仅需单3.3V电压即可完成在系统的编程与擦除操作，引脚端功能如表4.4.3所示。更多的内容请登录，查找资料“K9F1208U0M-YCB0 64M×8 Bit NAND Flash Memory”。 * * S3C2410A与K9F1208UDM-YCB0接口电路 * * K9F1208UDM的引脚功能 器件地 接地 Vss 电源电压2.7V～3.3V 电源 Vcc 就绪/忙标志信号输出 输出 R/nB 写保护信号 输入 /WP 写有效信号 输入 /WE 读有效信号 输入 /RE 芯片使能信号 输入 /CE 地址锁存信号 输入 ALE 命令锁存信号 输入 CLE 数据输入输出、控制命令和地址的输入 输入/输出 I/O7～I/O0 功能 类型 引脚 * * 4.5?SDRAM接口电路 SDRAM可读/写，不具掉电数据保持，存取速度高于Flash存储器。用于程序运行、数据及堆栈区。系统启动时，CPU从地址0x0处读取启动代码，系统初始化后,程序代码调入SDRAM中运行,以提高系统的运行速度。用户堆栈、运行数据放在SDRAM中。 SDRAM在嵌入式系统应用时，必须定时刷新。要求CPU有刷新控制逻辑，或在外加刷新控制逻辑电路。S3C2410X及一些ARM芯片片内有独立的SDRAM刷新控制逻辑.某些ARM没有刷新控制逻辑，不能直接与SDRAM接口。 目前常用的SDRAM