基于完美重构技术的修正算法.ppt

Page * University of Science and Technology of China Page * University of Science and Technology of China Page * University of Science and Technology of China Fast Electronics Lab, Univ Sci Technol China 基于Time-interleaved技术的超高速高精度波形数字化研究 快电子学实验室 唐邵春 主要内容 Time-Interleaved 技术简介 修正算法的仿真和在FPGA中的实现 10 Gsps 8 bit 超高速模数变换系统 1.6 Gsps 14 bit 高速高精度模数变换系统 总结 Time-Interleaving 简介 ADC0 ADC1 ADC2 ADC3 0 1 3 2 3 2 1 0 0 0 1 1 2 2 3 3 Clock Fs/4 TIADC的缺点 三种失配误差: 偏置误差(Offset error) 增益误差(Gain error) 时间相位误差(Time-skew error) 这三种失配误差会降低系统的SINAD和SFDR，幸运的是这三种误差都可以通过数字后处理算法来进行修正。 主要内容 Time-Interleaved 技术简介 修正算法的仿真和在FPGA中的实现 10 Gsps 8 bit 超高速模数变换系统 1.6 Gsps 14 bit 高速高精度模数变换系统 总结 Time-Skew Error Correction Block Diagram Here the analog analysis filter are delay line： and The reconstruction filters Fm(z) can be designed using the perfect reconstruction conditions Ideal impulse response The real FIR reconstruction filters The Reconstruction filters Designs 在FPGA中的并行实现 基于完美重构技术的修正算法 修正前的频谱图（ENOB=3.95） 修正后的频谱图（ENOB=7.98） 主要内容 Time-Interleaved 技术简介 修正算法的仿真和在FPGA中的实现 10 Gsps 8 bit 超高速模数变换系统 1.6 Gsps 14 bit 高速高精度模数变换系统 总结 10Gsps 8bit 系统设计框图 10Gsps 8bit ADC系统实物图 整个系统10Gsps的频谱图(600MHz) 10Gsps（两片ADC）采样修正前频谱图 10Gsps（两片ADC）采样修正后频谱图 整个系统10Gsps的性能 ADC的ENOB ADC的SINAD 高速脉冲信号测试 10Gsps高速示波器波形图（1ns/Div） 10Gsps高速模数变换系统波形图 主要内容 Time-Interleaved 技术简介 修正算法的仿真和在FPGA中的实现 10 Gsps 8 bit 超高速模数变换系统 1.6 Gsps 14 bit 高速高精度模数变换系统 总结 1.6Gsps 14bit 系统设计框图 1.6Gsps 14bit ADC系统实物图 整个系统1.6Gsps的频谱图(120MHz) 1.6Gsps（四片ADC）采样修正前频谱图（ENOB=6.90） 1.6Gsps（四片ADC）采样修正后频谱图(ENOB=11.29) 整个系统10Gsps的性能 1.6Gsps TIADC的ENOB 1.6Gsps TIADC的SINAD Thank You！ * Page * University of Science and Technology of China Page * University of Science and Technology of China Page * University of Science and Technology of China Fast Electronics Lab, Univ Sci Technol China *