第4篇 触发器_李燕荣版教材2012.pptxVIP

第4章 触发器;用于存储一位二进制码的基本单元电路。;4.1 触发器的基本形式 4.2 主从结构触发器 4.3 边沿触发器 4.4 CMOS触发器 4.5 不同逻辑功能触发器之间的相互转换;4.1 触发器的基本形式;;0 ;1 ;1 ;0 ;0 ;;2 功能表 ;3 动作特点 ;;基本RS触发器的特点;4.1.2 同步触发器;一.钟控RS触发器组成和工作原理 ;当CP=0时，;;带异步置位、复位端的钟控RS触发器逻辑符号;1. 功能表;2 特征方程（又称为状态方程）;3 状态转移图;4.工作波形图;钟控触发器在CP为低电平时，不接受输入激励信号，状态保持不变；当CP为高电平时，触发器接受输入激励信号，状态发生转移。这种钟控方式称为电位触发方式。; 钟控RS触发器存在的问题:;　　电位触发方式的触发器，在CP＝1且脉冲宽度较宽时，将随着输入信号的变化出现连续不停的多次翻转。如果要求每来一个CP脉冲触发器仅翻转一次，则对钟控信号约定电平的宽度有极其苛刻 的要求。; 当CP＝1时，主触发器打开并接收输入信号，而从触发器被封锁，因此触发器状态保持不变。这一阶段称为准备阶段。 　　在CP由１负跳变至０时刻（CP的下降沿），主触发器被封锁，状态保持不变；从触发器打开，根据这一时刻主触发器的状态发生相应变化。 　　当CP＝０后，主触发器仍被封锁，不再接收输入信号，因此也不会引起触发器状态发生两次以上的翻转。即不会发生空翻现象。;4.1.2 同步触发器;4.1.2 同步触发器;4.1.2 同步触发器;4.1.2 同步触发器;4.2 主从结构触发器 4.2.1 主从RS触发器 4.2.2 主从JK触发器;4.2.1 主从RS触发器;状态转移真值表;;;在CP的一个周期内,主从触发器的输出最多只能发生一次翻转;;带异步置位、复位端和多输入端的主从J-K触发器逻辑符号;;主从触发器小结;;4.3.1 D触发器 ;边沿触发器：靠CP脉冲上升沿或下降沿进行触发。 正边沿触发器：靠CP脉冲上升沿触发。 负边沿触发器：靠CP脉冲下降沿触发。 触发方式：边沿触发方式。 可提高触发器工作的可靠性，增强抗干扰能力。 ;功能表;;由上可见：由于维持－阻塞电路的作用，使得触发器仅在 CP的上升沿按输入信号状态触发翻转，其余时间保持不变。;维持阻塞D触发器输入信号的电压波形如图所示， 试画出输出端对??的电压波形，设触发器的初态为0。 ;4.3.2 JK触发器 ;4.3.2 JK触发器 ;4.4 CMOS触发器 ;4.4.1 CMOS主从JK触发器 ; 在进行触发器之间的转换时，可以按照以下几个步骤进行： （1）写出已有触发器和待求触发器的特性方程； （2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致； （3）根据方程式，如果变量相同、系数相等则方程一定相等的原则，比较已有和待求触发器的特性方程，求出转换逻辑； （4）画电路图。;4．JK触发器到T触发器的转换;1．D触发器到JK触发器的转换;2．D触发器到T’触发器的转换;3．JK触发器到D触发器的转换;4．JK触发器到T触发器的转换;补充:各种触发器符号;同步RS 触发器;下降沿触发 上升沿触发;表示触发器靠CP上升沿触发 ;1.触发器是具有记忆功能的的逻辑电路，每个触发器能存储一位二进制数据。 2.分类; ⑴ 逻辑符号 “∧”表示边沿触发方式, “┐”表示主从触发方式, 非号“－”：表示低电平有效; (1) 基本RS触发器 直接电平触发（低电平有效/高电平有效），无CP; (4) 主从触发 有主、从两个触发器，在CP的高/低电平期间交替工作、封锁， 只在CP的高电平期间（或低电平期间）接收信号RS/JK/D/T， 只在CP的↑或↓边沿总的输出状态更新。;习题:;;作业: