数字逻辑总复习总结.pptVIP

（3）边沿触发器：时钟边沿控制。 CP上升沿（或下降沿）时刻有效 特性方程 边沿 D 触发器 边沿 JK 触发器 2. 根据逻辑功能不同，边沿触发器可分为 （2）D 触发器 （3）T 触发器 （4）T’ 触发器 利用特性方程可实现不同功能触发器间逻辑功能的相互转换。 （1）JK 触发器 例 题 是什么触发器的状态图？ 电路中的虚线框内应为什么门？ 已知CP时，画出Q的波形图？ 主要知识点： 0501 时序逻辑电路的基本定义、概念 0502 时序逻辑电路的基本分析 0503 时序逻辑电路的基本设计方法 0504 集成二进制、十进制计数器的芯片知识 0505 应用集成二进制计数器的设计N进制计数器（综合） 0506 应用集成十进制计数器的设计N进制计数器（综合） 0507 寄存器的基础知识 0508 寄存器的应用（顺序脉冲发生器）（综合） 第五章 时序逻辑电路 题量：判断题3题，选择题 8题 一、时序逻辑电路的特点 数字 电路 逻辑 功能 组合逻辑电路 时序逻辑电路 （基本构成单元 →门电路） （基本构成单元 →触发器） 任何时刻电路的输出，不仅和该时刻的输入 信号有关，而且还取决于电路原来的状态。 1. 逻辑功能： 2. 电路组成： 与时间因素( CP )有关； 含有记忆性的元件( 触发器 )。 二、时序电路逻辑功能的表示方法 逻辑图、逻辑表达式、状态表、卡诺图、 状态转换图（简称状态图）和时序图 时序逻辑电路的概念 三、时序电路的基本分析方法 实质： 逻辑图 状态图 关键： 求出状态方程，列出状态表，根据状态表画 出状态图和时序图，由此可分析出时序逻辑 电路的功能。 四、时序电路的基本分设计方法 实质： 状态图 逻辑图 关键： 根据设计要求求出最简状态表（图），再通过卡诺图求出状态方程和驱动方程，由此画出逻辑图。 五、计数器 1. 按计数进制分： 二进制计数器、十进制计数器和任意进制计数器 2. 按计数增减分： 加法计数器、减法计数器和可逆（加/减）计数器 3. 按触发器翻转是否同步分： 同步计数器和异步计数器 记录输入脉冲 CP 个数的电路，是极具典型性和代表性的时序逻辑电路。 六、中规模集成计数器的应用 功能完善、使用方便灵活，能很方便地构成 N 进制（任意）计数器。主要方法有两种： 1. 用同步置 0 端或置数端归零获得 N 进制计数器 根据 N - 1 对应的二进制代码写反馈归零函数。 2. 用异步置 0 端或置数端归零获得 N 进制计数器 根据 N 对应的二进制代码写反馈归零函数。 当需要扩大计数器的容量时，可将多片集成计数器进行级联。如 两片16 进制集成计数器 16 ╳ 16 进制计数器 两片10 进制集成计数器 10 ╳ 10 进制计数器 判断下图是多少进制的计数器 判断下图是多少进制的计数器 七、其它时序逻辑电路 1. 寄存器和移位寄存器 寄存器 — 存储二进制数据或者代码。 移位寄存器 — 不但可存放数码，还能对数据进行移 位操作。 移位寄存器有单向移位寄存器和双向移位寄存器。 用移位寄存器可方便地组成环形计数器、扭环形计数器和顺序脉冲发生器。 判断下图是什么电路？是多少进制的计数器？ 第一章、逻辑代数 第二章、门电路 第三章、组合逻辑电路 《数电》的主要内容 第四章、触发器 第五章、时序逻辑电路 主要知识点： 0101 逻辑代数的基本概念（数的进制和基本逻辑运算的定义） 0102 逻辑代数中常量和变量的基本运算法则 0103 逻辑代数的基本公式和定理（主要是考察其与普通代数不相同的特点） 0104 简单逻辑函数的公式法化简 0105 逻辑函数的公式法化简（摩根定理的应用） 0106 复杂逻辑函数的公式法化简（综合） 0107 逻辑函数的图形法化简 0108 带约束项的逻辑函数的图形法化简（综合） 第一章 逻辑代数 题量：判断题 3题，选择题 8题 分配律 常用公式 德 摩根定理 冗余定理 同或和异或 特殊公式 卡诺图的特点： 用几何相邻表示逻辑相邻 (1) 几何相邻： 相接 — 紧挨着 相对 — 行或列的两头 相重 — 对折起来位置重合 (2) 逻辑相邻： 两个最小项只有一个变量不同 卡诺图的合并规律？ 最小项的性质？ AB CD 00 01 11 10 00 01 11 10 1 1 1 1 1 1 1 1 画包围圈的原则： (1) 先圈孤立项，再圈仅有一种合并方式的最小项。 (2) 圈越大越好，但圈的个数 越少越好。 (3) 最小项可重复被圈，但每 个圈中至少有一个新的最小项。