PLD题目库-填空.docxVIP

PLD 题库填空题：序号题目1.VHDL 中，函数的参数列表中支持的参数对象类有（ ）和（ ），并且参数方向只允许为（ ）。2.wait until 语句结束挂起的条件是 until 后的条件表达式中所含的信号发生了（ ），且改变后（ ）所设条件表达式。3.若定义如下枚举类型：type week is (Monday, Tuesday, Wednesday, Thursday, Friday, Saturday, Sunday);则：week’left=（ ） week’high=（ ） week’length =（ ）4.VHDL 中，8#32#表示为（ ）进制数；其二进制值为（ ）。5.if clk’event and clk = ‘0’ then 描述的是时钟的（ ）边沿；if falling_edge(clk) then描述的是时钟的（ ）边沿。6.VHDL 中，过程的参数列表中支持的参数对象类有（ ）和（ ）和变量。7.if clk’event and clk = ‘1’ then 描述的是时钟的（ ）边沿；if rising_edge(clk) then描述的是时钟的（ ）边沿。8.VHDL 中，16#EF#表示为（ ）进制数；其二进制值为（ ）。9.VHDL 中，PROCESS 为一无限循环语句；（ ）发生（ ）时启动进程，执行完成后，等待下一次进程启动。10.若定义如下枚举类型：type s is (9, 8, 7, 6, 5, 4, 3, 2); 则：s’left 和 s’high 的值分别是（ ）和（ ）。11.对于数字ASIC，按版图结构及制造方法分，有（ ）和（ ）两种实现方法。12.VHDL 设计结构体种的并行语句主要有：（ ）、（ ）、（ ）、（ ）、（ ）、（ ）和（ ）七种。13.Mealy 型状态机的输出是（ ）和（ ）的函数。14.（ ）仿真，其过程不涉及任何具体器件的硬件特性，此时的仿真没有( )或者系统添加的微小标准延时。15.JTAG 接口使用四个 I/0 引脚和一个可选引脚 TRST，其中四个 I/O 引脚分别是 TDI、（ ）、（ ）和（ ）。序号题目16.Moore 型状态机的输出仅为（ ）的函数，而与（ ）无关。17.IEEE1076 标准包中定义了 4 种常用的端口模式，分别为（ ）、（ ）、（ ）和（ ），如果端口模式没有指定，则该端口处于默认的（ ）模式。18.VHDL 有如下六类基本顺序语句：（ ）、（ ）、（ ）、（ ）、（ ）和（ ）等。19.按仿真器对设计语言不同的处理方式分类，可分为（ ）仿真器和（ ）仿真器。20.VHDL 中的数据类型一般可分为四大类，即（ ）、（ ）、（ ）和（ ）。21.VHDL 程序设计常用的库中，（ ）库和（ ）库为默认库，在调用时不必显式预先说明。其中（ ）库是VHDL 设计的现行工作库。22.EDA 工具模块仿真器中，按仿真时是否考虑硬件延时分类，可分为（ ）和（ ）。23.VHDL 中有四类操作符，即（ ）、算术操作符、（ ）和符号操作符。24.VHDL 的库分为两类，一类是（ ），另一类是（ ）。25.在 VHDL 设计中，实体端口模式主要有输入、输出、（ ）和（ ）等四种。26.子程序可以在 VHDL 程序的三个不同的位置进行定义，即在（ ）、（ ）和（ ）中定义。27.若定义如下枚举类型：type week is (Monday, Tuesday, Wednesday, Thursday, Friday, Saturday, Sunday); 则：week’right=（ ） week’low=（ ） week’length =（ ）。28.VHDL 中，过程的参数列表中支持的参数对象类有（ ）、（ ）和（ ），并且参数方向允许为（ ）、（ ）和（ ）。29.图形输入通常包括（ ）、（ ）和（ ）三种常用输入方法。30.适配器也称结构综合器，它的功能是将由综合器产生的（ ）配置于指定的目标器件中，使之产生最终的（ ），如 JEDEC、JAM 等格式的文件。31.EDA 工具大致可以分为设计输入编辑器、综合器、（ ）、（ ）、序号题目下载器等 5 个模块。32.PLD 从编程工艺上分，一般可划分为熔丝、（ ）、EPROM、EEPROM、（