l构造处理器高速接口设计指引.pdfVIP

L结构处理器（LSSP） L结构处理器（LSSP） 高速数据接口设计指导 高速数据接口设计指导 崔向东 崔向东 2006年12月 2006年12月 前言 前言 LSSP内置16K×16bits的数据SRAM； LSSP内置16K×16bits的数据SRAM； LSSP设置一个高速SRAM接口，用于内存和外部电路之 LSSP设置一个高速SRAM接口，用于内存和外部电路之 间的数据交换； 间的数据交换； 块传送（BLT）机制执行数据交换的操作； 块传送（BLT）机制执行数据交换的操作； BLT内存寻址空间为16K，外部寻址空间为64K； BLT内存寻址空间为16K，外部寻址空间为64K； 每次BLT的操作长度为1～16K； 每次BLT的操作长度为1～16K； 用GPIO作为扩展地址，可以实现LSSP更大的外部访问空 用GPIO作为扩展地址，可以实现LSSP更大的外部访问空 间； 间； 关于LSSP的BLT的操作时序请参阅 《L结构处理器使用说 关于LSSP的BLT的操作时序请参阅 《L结构处理器使用说 明》。 明》。 64K单端口SRAM外存方案 64K单端口SRAM外存方案 原理框图 原理框图 CS# LSSP SRAM W#/R W#/R OE# OE# A[15:0] A[15:0] D[15:0] D[15:0] User Arbitrator User Logic 64K单端口SRAM外存方案 64K单端口SRAM外存方案 外部Arbitrator算法 外部Arbitrator算法 LSSP对SRAM的访问的优先最高； LSSP对SRAM的访问的优先最高； CS#＝0，也可以如图中虚线可控； CS#＝0，也可以如图中虚线可控； W#/R ＝0时，LSSP对外部写； W#/R ＝0时，LSSP对外部写； W#/R ＝1，OE# ＝0时，LSSP从外部读； W#/R ＝1，OE# ＝0时，LSSP从外部读； A[15:0]为访问地址输出； A[15:0]为访问地址输出； BLT操作完成后，程序可以将D[15:0]设为三态； BLT操作完成后，程序可以将D[15:0]设为三态； SRAM接口时序请参阅“L结构处理器使用说明” 。 SRAM接口时序请参阅“L结构处理器使用说明” 。 单端口SRAM外存扩充方案 单端口SRAM外存扩充方案 原理框图 原理框图 CS# LSSP SRAM W#/R W#/R OE#