计划机原理课程程设计.pdfVIP

计算机原理课程设计 成员信息 小组编号 06 成员信息 姓名 学号 实验分工 分值比例 组长 XXX XXX 阵列除法器 0.35 成员1 XXX XXX 控制器CU 0.35 成员2 XXX XXX PC，寄存器，测试 0.3 实验目的 为了更好理解计算机的冯.诺依曼体系结构,并学会使用 Verlog 语言来进行硬件编 程，实现具有一般算术功能的 8 位 CPU. 设计内容和要求 基于综合实验平台和 Verilog HDL 设计并实现一个八位字长的计算机： 八位字长的运算器； 指令系统和控制器； 256*1k 字节的存储器； 通用寄存器组； 其他必要部件。 计算机能完成单字节或双字节加/减、单字节无符号乘法、16 位处以 8 位除法等 多种算术运算等基本运算。 设计步骤 1. 设计计算机的总体框图 第 1 页 共 8 页 2. 设计各个功能部件的功能 (1) 算术逻辑运算单元 ALU ： 外部的连接端口如下： (2) 程序计数器 PC ： 外部的连接端口如下： 第 2 页 共 8 页 功能简述 PC 是指示指令存放位置的寄存器，PC 值的变化是计算机实现自动运行的基 础。PC 值的变化有三种可能：1 保持不变。2 加一。3 变为 DATA_BUS 上的数。 究竟 PC 值是取哪一种，由 PC_WRITE 以及ZF 状态标志寄存器的值决定。而 PC 值的变化只能是在时钟上升沿来时或 RESET 为 0 时。所以 PC 模块的输入为 ZF RESET, CLK, PC_WRITE, DATA_BUS. 。而输出就是PC 的值了。 (3) 地址寄存器 AR 、指令寄存器IR、累加寄存器AC 、通用寄存器 GR 是基于同 一个模板 register_8 生成的，此模板寄存器的功能及与外部的连接端口如下： 外部的连接端口如下： 第 3 页 共 8 页 功能简述 这是一个 8 位的寄存器模版。输入由 4 部分组成。RESET 是系统的复位信号， 当 RESET 为 0 时，寄存器清零。CLK 为时钟，寄存器的值仅在时钟上升沿来的 时候变化。输入信号 IN 代表要写入寄存器的值，它在使能信号 ENABLE 为 0 时 写入 OUT 中。OUT 也是读存储器时的得到的值。 (4) 控制部件 CU ： 外部的连接端口如下： 第 4 页 共 8 页 功能简述 CU 是计算机 CPU 中核心的模块。他是实现机器自动的，正常的运转的关键。 CU 的主要功能是根据指令寄存器IR 中的指令值发出各个控制信号，使能信号， 来控制其他模块工作。CU 内部有一个状态机，用来标志当前是在第几拍，每一 个时钟上升沿到来时状态都将发生变化，如果状态不再变化那么就认为，机器停 机。CU 发出的使能信号有:AC_WRITE,AR_WRITE,GR_WRITE,RE_WRITE, CF_WRITE,ZF_WRITE,都是操作寄存器的。控制指令有 MUX_A ：地址选择开关， 用来选择地址；MUX_D ：数据总线选择开关，用来选择那个数据上到数据总线 上；ALU_RUN ：控制 ALU 的运行方式，究竟是做那种运算；CS 是控制操作存 储器，RW 表明