n型硅之间的肖特基势垒高度Eg.PPTVIP

集成电路工艺原理 仇志军 zjqiu@fudan.edu.cn 邯郸校区物理楼435室 后端工艺 backend of the line technology (BEOL) ——将器件连接成特定的电路结构：金属线及介质的制作，使得金属线在电学和物理上均被介质隔离。 对IC金属化系统的主要要求 (1) 金属和半导体形成低阻接触 (2) 低阻互连 (3) 与下面的氧化层或其它介质层的粘附性好 (4) 台阶覆盖好 (5) 结构稳定，不发生电迁移及腐蚀现象 (6) 易刻蚀 (7) 制备工艺简单 可能形成互连的导电材料 金属 （metal）：low resistivity 多晶硅（poly–Si）：Medium resistivity) 硅化物（metal silicides）：介于以上二者之间 定义：零偏压附近电流密度随电压的变化率 形成欧姆接触的方式 低势垒欧姆接触：一般金属和p型半导体 的接触势垒较低 高掺杂欧姆接触 SALICIDE Process (a) Basic MOSFET structure fabricated 最常用的材料是Al：采用溅射淀积? （1）铝的电迁移 当大密度电流流过金属薄膜时，具有大动量的导电电子将与金属原子发生动量交换，使金属原子沿电子流的方向迁移，这种现象称为金属电迁移 电迁移会使