[信息与通信]嵌入式座04--ARM系统硬件设计.ppt

嵌入式系统设计 彭刚 penggang@ 嵌入式系统软硬件框架 嵌入式系统的开发步骤 嵌入式系统的开发步骤 嵌入式系统的开发步骤 系统硬件组成 硬件配置 S3C44B0X微处理器体系结构框图 S3C44B0X微处理器管脚定义图 S3C44B0X片上资源 S3C44B0X特性 S3C44B0X芯片及引脚分析 S3C44B0X的引脚信号描述 － 总线控制信号 S3C44B0X的引脚信号描述 － DRAM/SDRAM/SRAM S3C44B0X的引脚信号描述 － LCD控制信号 S3C44B0X的引脚信号描述 － TIMER/PWM控制信号 S3C44B0X的引脚信号描述 －中断控制信号 S3C44B0X的引脚信号描述 － DMA控制信号 S3C44B0X的引脚信号描述 － UART控制信号 S3C44B0X的引脚信号描述 － IIC-BUS控制信号 S3C44B0X的引脚信号描述 － IIS-BUS控制信号 S3C44B0X的引脚信号描述 － SIO控制信号 S3C44B0X的引脚信号描述 － ADC S3C44B0X的引脚信号描述 － GPIO S3C44B0X的引脚信号描述 － 复位和时钟信号 S3C44B0X的引脚信号描述 － JTAG测试逻辑 S3C44B0X的引脚信号描述 － 电源 复位后的S3C44B0X的存储器映射表 S3C44B0X存储系统的特征  典型系统中存储体的分配情况 S3C44B0X把外部复位信号，也作为一个中断来处理。在系统复位的时候,程序（PC）指针被设置成0，使程序跳转到0始运行。此空间对应的是Bank0。这里存储的是供系统的初始化的程序－BootLoader。此程序负责配置处理器的结构、工作模式以及自动检测嵌入式控制器的各个硬件是否工作正常。它还负责加载内核。引导程序把程序（PC）指针指向0xc000000地址，系统开始运行。 使用Bank0上的Flash放置系统Bootloader，系统上电以后，PC指针自动指向Bank0的第一个单元，开始进行系统自举。系统自举完成以后，便从硬盘中将系统文件和用户应用程序复制到SDRAM内存中执行。 Bank1上接Flash，可当做系统硬盘使用，可以构造文件系统，存放海量数据。 用SDRAM当作系统内存，只有Bank6/Bank7能支持SDRAM，所以将SDRAM接在Bank6上。如果同时使用Bank6/Bank7，则要求连接相同容量的存储，而且其地址空间在物理上是连续的。 存储空间分配例子 Bank1：K9F2808（三星 16Mbyte Flash），非线性寻址，每次寻址需要3次写入8位地址线。具体的时序可以参考K9F2808的datasheet Bank2：USBN9603。USB设备端接口芯片，占用系统外部中断0。8位数据总线。 Bank3、Bank4：可以供扩展使用 Bank5：RTL8019AS，ISA总线兼容的10M以太网（PHY＋MAC层）控制芯片。占用系统外部中断1，16位数据总线 Bank6：SDRAM，起始地址为0xC000000。在SDRAM中，前512Kbyte的空间划分出来，作为系统的LCD显示缓冲区使用（更新其中的数据，就可以更新LCD的显示）。系统的程序存储空间从0xC080000开始。也就是，引导系统的时候，需要把system.bin文件复制到0xC080000开始的地址空间，把PC指针指向0xC080000。 Bank7：未使用。可以扩展另一片SDRAM，或者其他的外设。 系统的同步串行口（SIO），连接着触摸屏控制芯片FM7843（与ADS7843完全兼容）。在同步串行口上，还可以扩展其他的芯片。靠IO口控制设备的片选信号（CS）来防止设备的冲突。 注：系统的扩展接口上，A0的标号，连接在S3C44B0X的ADDR1上，后面的地址依次向后错位。 电源电路设计－DC-DC转换芯片 电源电路设计－3.3V 电源电路设计－2.5V 晶振电路设计 晶振电路设计 复位电路设计 JTAG接口电路设计－接口简介 JTAG接口电路设计－14针接口及定义 JTAG接口电路设计－20针接口及定义 JTAG接口电路设计－接口电路 最小系统 SDRAM接口电路设计－SDRAM简介 SDRAM接口电路设计－SDRAM选型 SDRAM接口电路设计－W986416DH引脚分布 SDRAM接口电路设计－W986416DH引脚信号描述 SDRAM接口电路设计－SDRAM接口电路 SDRAM接口电路设计－电路说明 FLASH接口电路设计－FLASH简介 FLASH接口电路设计－FLASH选型 FLASH接口电路设计－TE28F320B引脚分布 FLASH接口电路设计－ TE28F320B引脚信号