数据选择器、数值比较器、加法器、竞争冒险.pptVIP

数据选择器74HC153的逻辑图形符号如图所示 其中对于一个数据选择器： 其真值表如下表所示 8选1数据选择器74HC151的输出端逻辑式为 故其外部接线图如图所示 一、1位加法器 1. 半加器，不考虑来自低位的进位，将两个1位的二进制数相加 其逻辑电路及逻辑符号如图4.3.26所示 2. 全加器 由半加器组成的全加器的逻辑电路和逻辑符号如图所示 双全加器74LS183的内部电路是按下式构建的，如图所示（P194） 二 、多位加法器 串行进位加法器结构简单，但运算速度慢。应用在对运算速度要求不高的场合。T692就是这种串行进位加法器。 2.超前进位加法器 设Gi＝AiBi为进位生成函数，Pi＝ Ai＋Bi为进位传递函数，则上式可写成 74LS283就是采用这种超前进位的原理构成的4 位超前进位加法器，其内部电路如图所示 逻辑图形符号如图所示。 三 、用加法器设计组合逻辑电路 例1 将BCD的8421码转换为余3码（P197） 解：写出各输入端的逻辑式 则当Y7＝0时，74LS283(1)：A3＝0,A2＝D6，A1=D5，A0＝D4，74LS283(2)：A3＝D3, A2＝D2，A1=D1，A0＝D0， CI=0,做加法后和为 Y7～Y0=0D6~D0. 则当Y7＝1时，74LS283(1)：A3＝1,A2＝D?6，A1=D ?5，A0＝D ?4，74LS283(2)：A3＝D ?3, A2＝D ?2，A1=D ?1，A0＝D ?0， CI=1,做加法后和为 Y7～Y0=1D ?6~D ?0 +1, 其输出端的逻辑式为 例、2线—4线译码器中的竞争-冒险现象 A3与B3 A2与B2 A1与B1 A0与B0 AB AB A=B A3B3 Χ Χ Χ A3B3 A3=B3 A2B2 A2B2 A2=B2 A1B1 A1B1 A1=B1 A0B0 A0B0 A0=B0 Χ Χ Χ Χ Χ Χ Χ Χ Χ 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 0 0 1 A3=B3 A2=B2 A3=B3 A1=B1 A2=B2 A3=B3 A3与B3 A2与B2 A1与B1 A0与B0 AB AB A=B A3B3 Χ Χ Χ A3B3 A3=B3 A2B2 A2B2 A2=B2 A1B1 A1B1 A1=B1 A0B0 A0B0 A0=B0 Χ Χ Χ Χ Χ Χ Χ Χ Χ 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 0 0 1 A3=B3 A2=B2 A3=B3 A1=B1 A2=B2 A3=B3 A3与B3 A2与B2 A1与B1 A0与B0 AB AB A=B A3B3 Χ Χ Χ A3B3 A3=B3 A2B2 A2B2 A2=B2 A1B1 A1B1 A1=B1 A0B0 A0B0 A0=B0 Χ Χ Χ Χ Χ Χ Χ Χ Χ 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1