计算机组成原理第三章三主存储器ppt课件.pptVIP

四、替换策略 替换策略要解决的问题 当需要将一个主存块传到Cache中时（称为换入），如果有多个Cache行可供选择，那么选哪一行比较好？ 不同的选择有什么差别？选Cache行A，有可能很快又需要将A中现存的主存块换入；选Cache行B，有可能较长一段时间都不需要将B中现存的主存块换入。 常用替换策略 最不经常使用算法（LFU） 不能严格反映近期访问情况 近期最少使用算法（LRU） 算法保护了刚访问过的Cache行，符合Cache工作原理，因而使Cache有较高的命中率 随机替换算法： 随意换出的数据很可能马上又要使用，从而降低Cache命中率。 这个不足随Cache容量的增大而减少。 随机策略的功效只是稍逊于前面两种策略 四、替换策略之LRU 每行设置一个读数器，Cache每命中一次，命中行读数器清0，其它各行读数器加1（注意，这里的“其它行”是指当将一个主存块换入时，可能换入的Cache行，对全相联，则指除命中行外的所有行，对组相联，则指同组中的其它行）。当需要替换时，将计数值最大的行换出。 对2路组相联的Cache来讲，LRU算法可简化为：一组由两行组成，分别记为A、B，设一个二进制位，当A行拷进新数据时，该位置 1，当B行拷进新数据时，该位置0。需要置换时，如果该位为0，则换出A行，为1则换出B行。 五、Cache的写操作策略 写回法 如果命中，只写Cache，不写主存； 如果不命中，将相应的主存块拷进Cache中，然后写Cache。 这种方法要求对每个Cache行设置一个修改位，以反映此行是否被修改过。换出时，根据修改位的值来确定是否需要将该行内容写回主存 可显著减少写主存次数，但是存在不一致的隐患。 全写法 如果命中，写Cache，也写主存 如果不命中，写主存，是否将相应的主存块拷进Cache中，有两种选择:WTWA(拷)，WTNWA(不拷) Cache中的数据与主存中的数据总是一致的，但是Cache对CPU写主存的操作无缓冲功能，降低了Cache的功效。 写一次法 类似于写回法，唯一的不同在于第一次写命中时要写主存 适用于多级Cache 虚拟存储器与存储保护（9.4—9.5） 返回 生活家饮食保健孕期选择食用油的学问邢台市第四病院罕见护理应急预案猪气喘病综合防制技术动物营养系列理想蛋白与氨基酸模式的研究进展皮肤病的诊断包括病史体格检查和必要的实验室检查我国有关食物添加剂营养强化剂食物新资本的治理律例与标准 第三章 内部存储器 主要内容 概述（3.1） SRAM芯片（3.2） DRAM芯片（3.3） ROM与Flash（3.4） 多模块交叉存储器（3.5） 高速缓冲存储器Cache（3.6） 虚拟存储器与存储保护（9.4、9.5） 作业 概述（3.1） 返回 一、常用存储器件 RAM(SRAM芯片、DRAM芯片) ROM(MROM、PROM、EPROM、E2PROM) FLASH 磁盘、磁带、光盘 分类方法：按介质、按存取方式 二、当前计算机存储系统的分级结构 存储系统的分级结构： Cache（高速缓冲存储器）、主存、外存（Cache与主存合称内存） 为什么分级？ 高速度、大容量、低位价 Cache---主存这一层，速度接近Cache，容量与位价接近主存； 主存----辅存这一层，速度接近主存，容量与位价接近外存。 Cache、主存、外存 速度越来越慢 容量越来越大 位价越来越小 CPU Cache 主存 外存 三、主存技术指标 容量 速度：存取时间、存取周期、带宽 例：存取周期为500ns，每次存取可访问16位，求带宽？ 半导体存储芯片简介 一、半导体存储芯片的基本组成 译码驱动 存储矩阵 读写电路 …… 地址线 片选线 …… 数据线 读写控制线 二、半导体存储芯片的译码方式；存储字与存储容量的计算 译码方式 单译码 双译码 存储容量的计算 SRAM DRAM SRAM芯片（3.2） 返回 逻辑符号与组成框图 容量计算 存储位元是触发器（SRAM芯片存储位元记忆原理） 存储单元（在单译码方式下；在双译码方式下） 功能表 波形图 SRAM与CPU的接口 DRAM芯片（3.3） 返回 一、DRAM存储位元的记忆原理 二、DRAM逻辑符号及组成框图 三、DRAM的读周期、写周期、刷新周期 刷新周期：从上一次对整个芯片刷新结束到下一次对整个芯片刷一遍为止的时间间隔。常用刷新周期：8ms、16ms、某些可以大于100ms. 标准刷新操作有两种：只用RAS信号（需要外部刷新地址读数器），CAS在RAS之前（芯片内部有刷新地址计数器，每一个刷新周期自动加1） 刷新方式有二种：集中式、分散式 四、DRAM与CPU的接口 五、DRAM正确性校验 六、DRAM与SRAM的比较 存储器容