陈连坤版单片机原理和应用——第二章PPT.pptxVIP

51内核单片机——CPU与MCS-51单片机兼容 指令集相同 系统结构相同/兼容 开发工具兼容 MCS-51单片机简介——主要两大系列 51系列：8031、8051、8751等 52系列：8032、8052、8752等 2. 51内核单片机的应用基础 2.1 MCS-51单片机简介 型号 片内存储器 片外 存储器 数据+程序 I／O口线 中断 入口 个数 定时器／计数器 （个/位） 工作 频率 （MHz） 机器 周期 （μs） ROM／ EPROM CPU RAM 并 串 8031 —／— 128 64K+64K 8*4 UART 5 2/16 2～12 12/频率 8051 4K／— 128 64K+64K 8*4 UART 5 2/16 2～12 12/频率 8751 —／4K 128 64K+64K 8*4 UART 5 2/16 2～12 12/频率 8032 —／— 256 64K+64K 8*4 UART 6 3/16 2～12 12/频率 8052 8K／— 256 64K+64K 8*4 UART 6 3/16 2～12 12/频率 8752 —／8K 256 64K+64K 8*4 UART 6 3/16 2～12 12/频率 2.2 MCS-51单片机的组成 P.19，图2-1（b） 2.2 MCS-51单片机的组成 控制器 指令寄存器 定时与控制单元 振荡器——外加振荡元件；晶体振荡器、RC 与控制器共同完成控制作用的寄存器 程序计数器PC ，16位、程序无法直接访问 堆栈指针SP（Stack Pointer）， 8位，指向在CPU内部RAM中建立的堆栈的栈顶 数据指针DPTR（Data Pointer），地址不同的 两个8位，可构成一个16位 2.2 MCS-51单片机的组成 运算器 ALU、两个暂存器 累加器，双重身份： A累加器，ACC通用寄存器（C语言不支持累加器） B寄存器，主要用于乘法和除法操作，通用寄存器 程序状态字PSW（Program Status Word） 存储表示单片机运行结果的一些标志，C语言一般不操作PSW 逻辑处理机（布尔处理机）——对应位变量 2.2 MCS-51单片机的组成 进位标志CY（CarrY flag） 表示运算是否有进位（或借位）产生 用于无符号数运算结果的判断 辅助进位标志AC（Auxiliary Carry flag） 半进位标志 用于BCD（binary coded decimal）运算调整 溢出标志位OV（OVery flag） 用于符号数的加减运算 表示乘法的积的位数扩展 当除法溢出时（除数为零） 2.2 MCS-51单片机的组成 PSW 奇偶标志P（Parity flag） 反映累加器或ACC内容的奇偶性 P与累加器（ACC）组成偶校验 保证此9位数据中1的个数为偶数 如（ACC） =，则P = 0 用户的标志：F1（Flag 1）、F0（Flag 0） 无特定的含义，可供用户使用 在51系列单片机中F1未定义 2.2 MCS-51单片机的组成 通用寄存器的组号 RS——Register bank Selector bit 用于表示当前操作的寄存器组的组号 用自然二进制数表示 2.2 MCS-51单片机的组成 总线 片内总线，连接单片机内部的部件 片外总线，提供扩展外部器件的总线接口 存储器 非标准的哈佛结构 ROM与RAM独立编址（两个独立的存储器空间） 数据总线和地址总线共用 2.2 MCS-51单片机的组成 定时器／计数器 51系列：两个16位的定时器／计数器（0/1） 52系列：三个16位的定时器／计数器（0~2） 定时器／计数器的信号引脚与端口3（0/1）和端口1（2）的某些位共用 输入／输出接口 四个8位的通用输入／输出GIO端口 一个通用异步收发器UART 2.2 MCS-51单片机的组成 ROM 通过总线与单片机连接 寻址能力64KB（16位地址，0000H～0FFFFH） 外部RAM 通过总线与单片机连接 寻址能力64KB I／0总线扩展与外部RAM统一编址 有些51内核的单片机已集成部分外部RAM，称之为片内RAM，而称通过外部总线扩展的外部RAM为片外RAM 2.2 MCS-51单片机的组成 内部RAM 通过总线与单片机连接 8XX1是128个字节，地址为00H～7FH 8XX2是256个字节，地址为00H～0FFH 其中高128个字节的地址与SFR重叠 通用寄存器区 地址从00H到1FH，分成四个寄存器组 每组占用8个字节，记为R0～R7 组号由RS1和RS0确定 2.2 MCS-51单片机的组成 2.3 存储器体系结构与寻址方式 寄存器 位寻址 SFR 堆栈 2.3 存储